[参考译文] LMK03806：PLL 未锁定

admin

Guru**** 1135470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1345857/lmk03806-pll-not-locking

器件型号：LMK03806

你好

我在电路板上使用的是 LMK03806BISQE_NOPB 器件。

uWire 可以正常工作；根据数据表中的建议、通过切换 FTEST/LD 进行了测试。

我将按照随附的图加载寄存器。相关原理图如下所示。

目前我只对 CLK2感兴趣。其他输出可保持禁用状态。

CLK2上没有输出、此外、引脚33上的 LD 保持低电平。

在这里有什么关于找出故障的想法吗？

感谢您的任何帮助。

大卫

e2e.ti.com/.../lmk_5F00_sch.pdf

3 个月前

0 admin 3 个月前

TI__Guru**** 1135470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我们将在工作台上看一下、并于2011年4月4日星期四通过 EOD 与您联系。

此致！

CRIS

0 admin 3 个月前

TI__Guru**** 1135470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

请提供更多信息。

我将 R10的内容更改为0x1655_400A、以将分频的 OSCin 输出到 OSCout0并检查输入级是否正常工作。

是的-我在 OSCout0上看到20MHz。

LD 输出仍然为0、因此我猜测由于某种原因 PLL 未锁定。

不过、即使这是正确的、我是否也不应该在 CLK2处得到某种类型的时钟输出(即使 VCO 不是正确的频率)？

大卫

0 admin 3 个月前

TI__Guru**** 1135470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

以及更多信息。

我将编程更改为如下、这导致了以下更改：

LD 引脚现在为高电平。

CLK8和 CLK9上的2.100MHz 输出

3.在其他时钟上仍然没有时钟输出。

请注意、我不对 R4进行编程、CLK8_9的默认上电分频器应为25、但我测得这些时钟的频率为100MHz。

新编程为：

寄存器数据/地址操作

R0 0x0002_0000   复位= 1
R0 0x0000_0060   1_0_DIV=3
R1 0x0000_0021   2_3_DIV=1
R3 0x0000_0023   6_7_DIV=1
R6 0x1111_0006    时钟3、2、1、0=LVDS
R7 0x1111_0007    时钟7、6、5、4=LVDS
R8 0x1111_0008    时钟11、10、9、8=LVDS
R9 0x5555_5549   魔法
R10 0x1655_400A  OSCout0启用、div 5
R11 0x37F0_000b  无同步、无外部 XTAL
R12 0x130C_006C LD_MUX  (DLD)
R13 0x3B02_800D  回读、GPIO 0
R14 0x0200_000E  GPIO 1
R16 0xC155_0410  魔法
R26 0x8F40_0F1A  PLL_CP Delay_Cnt、PLL_CP
R28 0x0010_001C  PLL_R=1
R29 0x0180_0011BD=100  Cin_Freq、PLL_NCAL=5
R30 0x0500_00BE   PLL_N=5、PLL_P=5

0 admin 3 个月前

TI__Guru**** 1135470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我认为这个问题已经解决了。

我开始使用 TICS PRO 软件而不是 PLLatinum。

在 TIC 内部进行配置、将寄存器导出加载到器件中、现在所有输出都正常工作。

大卫

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK03806：PLL 未锁定