主题中讨论的其他器件： LMX2594、 CDCM7005、LMK5B12204、 LMK05318B
我在多个电路板上安装了一些 TI AFE/ADC。 我希望对驱动这些 ADC 的时钟进行编程、以便可以更改采样率、并且希望将其锁定到外部参考、这样电路板上的 ADC 就会锁相。 我需要使其具有相对较低的抖动。 现在、在我的应用中、我原本打算在板上安装一个晶体、并将一个外部时钟加入板上。 这两个电压都馈送到 Xilinx FPGA 中、我使用 FPGA 中的 MCMM 内核来选择外部基准作为我的基准、如果有、则选择晶体作为我的基准、然后使用它生成我的 ADC 时钟。 目前的问题是此输出时钟上的抖动对我来说太高了。 我研究了 LMK048X、 CDCE72010和 CDCM7005等一些抖动清除器。 对此我的理解是、它们采用初级和次级基准时钟以及可调 VCO。 VCO 用于选择输出频率、通过反馈对 VCO 进行微调、输出时钟会锁相到输入基准。 是正确还是反向？ 如果正确、则意味着我无法对输出频率进行编程、它将由 VCO I Pick 设置、如果这是唯一的选项但不理想、则可以接受。 如果这是正确的、那么为了满足输出抖动规格、对输入基准的抖动是否有任何要求？ 如果我将其向后移动、并且基准对频率进行切换、那么我可能就无法使用这些芯片、因为我将无法跨芯片锁相 VCO。 或者、我可以使用 LMX2594之类的器件吗？ 我馈入我的参考并对我想要的频率进行编程、并且输出与我的参考锁相、这达到了我的目标。 唯一缺少的是双基准。 如果我在 FPGA 中执行该操作并将所选基准反馈出去(因此存在大量抖动)、该芯片的基准输入是否需要抖动才能实现指定的相位噪声？ 如果我可以使用这个芯片、而且它有一个我不满足的输入抖动要求、TI 是否有一个时钟缓冲器类型芯片、该芯片可以接收主芯片和辅助芯片、如果存在则分出主芯片、如果没有、则分出辅助芯片？
谢谢。
瑞安
