[参考译文] LMK04610EVM：如何配置 LMK04610EVM、使 CLKoutX = CLKinX 而不使用旁路模式(TICS PRO)？

我记得几年前深入研究这一问题、我们得出了很多令人惊讶的结论。

对于 SYNC：确保您也设置了 PLL2_SYNC_TOP 和 PLL2_SYNC_Bottom、以将 SYNC 信号(而不是 VSS)转发到输出通道。 相关设置位于 GUI 的 PLL2页面底部。

根据我的理解、分频器会对 SYNC 和 SYSREF 信号重新采样、如果分频器被旁路(即设置为1)、则绝不会对 SYNC/SYSREF 信号进行采样。 因此、对于1分频的旁路模式、这可能无法实现。 当然、对于1分频的器件时钟、器件时钟的任何上升沿都与任何更低分频的任何可以想象的输出对齐、因此从 SYNC 角度来看、这个问题实际上并不重要...

此外：

• PLL2需要启用(即使不使用)。 它支持将 SYNC 和 SYSREF 请求连接到器件其余部分的所有内核数字电路。
• 需要有效的数字状态机时钟。 通常、状态机时钟源自 PLL2 R 分频器。 如果由于处于旁路模式而没有 PLL2 R 分频器、则没有状态机时钟、因此没有任何东西来处理 SYNC/SYSREF 信号的引脚或数字输入。 我不太清楚如何解决这个问题、我通常最后使用 GUI 的 Generic 页面上的相关设置在锁定后启用 POR 时钟、并强制在10MHz (ISH)状态机时钟。
• 状态机时钟必须< 50MHz。
• 此外、对于 SYSREF 触发、状态机时钟必须比输出分频器慢！ 这通常意味着无法使用所有 SYSREF、因为状态机时钟的最大分频是32分频、并且 SYSREF 通常比器件时钟进行32分频；此外、常开时钟不会通过分频块、并卡在大约10MHz。 除非 PLL2的输入时钟不超过 SYSREF 的32倍、否则几乎完全不可能呈现 SYSREF 的大多数用例。

这一切都是非常令人沮丧的,很难处理。 因此、在大多数情况下、我会将未披露的寄存器0x0148设置为0x03、以强制将信号输入 SYSREF 请求。 但是、如果 SYSREF 请求需要仔细定时、或者来自多个器件、对于上述频率限制、没有很好的权变措施。