请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2572LP 主题中讨论的其他器件： LMK00304、 LMX2572
工具与软件：
中文帖子位置在下面这个链接中、请TI工作人员帮忙分析一下、如果实现PLL多芯片同步、谢谢。μ A
嗨、Hailiang、
您是否使 INPIN_IGNORE=0？
这是 Cat.3 SYNC、同步信号的时序至关重要。 从您的时序图中、我无法判断是否满足时序要求。 您能否进行更好的测量、以便我们能够清楚地测量时序？
尊敬的 Noel Fung：
感谢您的答复。
我们已经设置INPIN 忽略=0、
下图是更细节的图、时序是否能够看得清？μ A
嗨、Hailiang、
我们需要以下内容。 紫色迹线是同步脉冲；粉色迹线是 OSCin 时钟。
还请尝试将 OSCin 时钟2ns 向左移动。
考虑到FPGA将SYNC信号延时的方便性、我们将ync上升沿向右延时2.5ns、同步依然失败。μ A
另外、我们还将SYNC信号向右延时5ns、依然同步失败、波形如下：μ A
嗨、Hailiang、
LMK00304 (U56)的 LVDS 输出时钟应与100Ω 差分负载进行直流耦合。
您仅使用了从 U56到 U62的一个输出通道、另一个 LMX2572的参考时钟来自哪里？