This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820:LMX2820

Guru**** 2017950 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1375509/lmx2820-lmx2820

器件型号:LMX2820

工具与软件:

是否可以使用具有可行环路滤波器参数的10 kHz 环路带宽? 如果是、估计的最大锁定时间是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Deepa、您好!

    请使用 PLLatinumSim 估算锁定时间并计算理想环路滤波器值。

    锁定时间的良好近似值为4/LBW、因此4/10kHz = 400us

    通常、环路带宽应该尽可能宽、以获得最快的锁定时间。 窄环路带宽适用于抖动消除应用。

    此致、

    Vicente

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复。 是的、我将使用 PLLatinumSim 来估算环路滤波器参数和锁定时间。 它为10kHz 环路带宽提供了可行的环路滤波器参数、锁定时间为100 µs。 不过、根据公式4/LBW、4/10kHz = 400 µs。 您能否详细说明因子4在这种情况下表示什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Deepa、您好!

    4/LBW 只是一个粗略的估算、实际锁定时间还取决于频率跃变大小、相位裕度、稳定容差、VCO 校准等

    PLL Sim 会考虑所有这些参数。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您在环路带宽和锁定时间计算方面作出的宝贵响应。 我还有一个关于另一个主题的澄清问题。 在 PLLatinumSim 中、建议靠近 VCO 的环路滤波电容器(C3、对于三阶无源滤波器)应至少为1.5nF。 同一滤波器中的 C1和 C2是否存在类似的限制?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Deepa、您好!

    否、对 C1和 C2没有此类要求。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    在 PLLatinum Sim 中、8000.025 MHz 的杂散电平低于-70dBc。 然而、当我使用频谱分析仪使用与默认环路参数(如评估板数据表中所述)相同的环路滤波器参数对其进行测试时、杂散水平更高。 为了进一步说明、我随附了 SIM和测试结果图片。

    PLL 配置参数(即时校准)

    整数:40.

    分子: 1.

    分母: 8000

    Instantcal : 536871.

    图(1)。 PLLatinumSim 结果

    图(2)。 测试结果(带有默认值的环路滤波器参数)

    图(3)。 测试结果(PLLatinumSim 中提到环路滤波器参数)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Deepa、您好!

    鉴于基准= FPD = 200MHz 且 VCO = 8000.025MHz、确认在25kHz 偏移时将存在 IBS。

    如果降低环路带宽无法减少此杂散、则这意味着此杂散主要由串扰引起。  

    因此、我们几乎无法采取任何措施来进一步减少杂散。 我们可以尝试使用差分基准时钟或其他非整数倍频率。