工具与软件：
您好！
我只想如下图所示将 CLKoutY LMK04832配置为 CMOS 格式、并且有两个相关问题：
？(NORM/NORM)意味着 CLKoutY_P 是正常的3.3V LVCOMS 时钟输出、CLKoutY_N 是正常的3.3V LVCOMS 时钟输出、太右、μ s
2.当 CLKoutY 配置为 CMOS (NORM/NORM)格式时、 CLKoutY_P 和 CLKoutY_N 之间的偏斜或延迟如何 ？
提前感谢！
此致！
Jason
Jason、
1. CMOS (正常/正常)意味着 CLKoutY_P 是正常的3.3V LVCOMS 时钟输出、CLKoutY_N 是正常的3.3V LVCOMS 时钟输出太、右？
正确、正常、意味着它与"正常"信号没有180度的相位差。
2. 当 CLKoutY 配置为 CMOS (NORM/NORM)格式时、 CLKoutY_P 和 CLKoutY_N 之间的偏斜或延迟如何 ？[/QUOT]我们没有此的验证数据、但我假设它小于35ps (或小于同一 CLKout 对中2个输出的偏斜)。
此致！
Andrea
尊敬的 Jason：
我对 要求的点进行了测量。 请参阅以下内容：
1- CLKoutY 配置为 CMOS (NORM/NORM)格式时 CLKoutY_P 和 CLKoutY_N 之间的偏差
延迟>35ps 的原因是此配置用于 LVCMOS 输出、而数据表中的规格 Andrea 提到了差分输出的参考值(请参阅 数据表第12页的注释15)
2- 当 CLKoutY1和 CLKoutY2 配置为 CMOS (NORM/NORM)格式时 CLKoutY1_P 和 CLKoutY2_P 之间的偏斜
将 Y1和 Y2配置为 LVPECL 格式时 CLKoutY1_P 和 CLKoutY2_P 的偏斜
此致、
Sandra
嗨、 Andrea：
得到它,非常感谢!
是的、您是对的、规格中的35ps 只是针对差分格式。
CLKoutY_P 和 CLKoutY_N 或 CLKoutY1_P 和 CLKoutY2_P 之间的偏斜似乎 可以控制为低于100ps？
我还看到受测频率为210MHz。 如果将频率更改为10MHz、是否偏斜更小？
非常感谢
此致！
Jason
BTW、我看到垂直刻度为200mV。 网格计数为八、这意味着当 LVCMOS 输出210MHz 频率为时、振幅小于1.6V。 但是、根据规范要求、当 fCLKout <=250MHz 时、基于 VCC = 3.3V、VOH 可以达到3.2V。 当频率增加时、LVCMOS 格式的振幅会明显降低、如下图所示。 当频率 下降时、信号的边沿会更陡峭。 所以、我恳请您测试10MHz、看看它是否会减少偏差。
非常感谢！
此致！
Jason
嗨、Andrea：
很高兴看到你的背！ 我将等待测量表 Sandra：)
我查看 LMK04208的数据表、发现任意两个 LVCMOS 输出、相同 CLKout 或不同 CLKout 之间的最大偏斜为100ps、如下图所示。1 与您的 LMK04232测量结果保持一致、如下图2所示。
LMK04232是否可以参考 LMK04208的此规格？ LMK04232和 LMK04208似乎属于同一双 PLL 系列
非常感谢！
图1.
图2.
此致！
Jason
您好！
请参阅在10MHz 进行的以下测量。
1- CLKoutY 配置为 CMOS (NORM/NORM)格式时 CLKoutY_P 和 CLKoutY_N 之间的偏差 
2- 当 CLKoutY1和 CLKoutY2 配置为 CMOS (NORM/NORM)格式时 CLKoutY1_P 和 CLKoutY2_P 之间的偏斜
3-将 Y1和 Y2配置为 LVPECL 格式时 CLKoutY1_P 和 CLKoutY2_P 的偏斜
此致、
Sandra Saba
大家好、Sandra：
非常感谢。
但是、该振幅为什么约为1.6V 基于500mV 垂直刻度？ 规格给出的 VOH 为 Vcc-0.1 (大约3.2V)
是否使用50 Ω 负载在板上加载 SMA、然后使用探头以 LVCMOS 格式访问时钟？ 或者、使用电缆将 电路板上的 SMA 直接连接到示波器？
提前感谢！
此致！
Jason
大家好、Sandra：
我查看 LMK0482832 EVM 的用户指南、认为您 应该使用 具有50欧姆输入的示波器(非 阻抗为1M Ω 的无源探头)。 因此、LVCMOS 信号的3.3V 振幅是一半的电压、因为负载为50欧姆。
非常感谢！
此致！
Jason
