[参考译文] LMK04832：Clock_OUT1上输出异常

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1409340/lmk04832-abnormal-output-at-clock_out1

器件型号：LMK04832

工具与软件：

您好！

您能否检查附加的 TCS 文件？

在此 TCS 中、Clock_out0、2正常、但 Clock_OUT1上没有输出。

请检查必须修改的参数。

e2e.ti.com/.../Fist_5F00_LMK04832_5F00_config_5F00_240905.tcs

谢谢。

5 个月前

0 admin 5 个月前

TI__Guru**** 1825110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：
我看到器件时钟配置为 SYSREF 输出。
为了生成 SYSREF 输出、您必须首先同步器件、然后按照 DS 第31页上的说明启用 SYSREF。

此致、

Vicente

0 admin 4 个月前

TI__Guru**** 1825110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Vicente：

感谢您的支持。

次级 PLL 设置异常。

您能否检查 TCS 文件？

e2e.ti.com/.../Second_5F00_LMK04832_5F00_config_5F00_240909.tcs

下图是原理图。

谢谢。

0 admin 4 个月前

TI__Guru**** 1825110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好。

我叫 Kyubok、Lee、我在 SolidWintech 工作。

我想询问 PLL (LMK04832)设置。

使用 TICS-PRO 程序设置 PLL2块。 

我将 Raw Registers 作为附件写入、但仍未锁定。 当然、TICs-Program 显示 PLL-1和 PLL-2处于锁定状态。 

是否可以检查附加的文件是否正常？ 

谢谢。  
e2e.ti.com/.../Second_5F00_LMK04832_5F00_config_5F00_240910_2D00_t.tcs

0 admin 4 个月前

TI__Guru**** 1825110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kyu：

我明天会跟进。

此致、

Vicente

0 admin 4 个月前

TI__Guru**** 1825110 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好！

我已经创建了一个新的配置文件、这个文件应该能够使两个 PLL 正常运行(这是一个双环路配置、如果您不希望这样做的话、请告诉我)。它基于原理图、但我确实有一些问题需要解决。

我不确定您在使用 SYNC 和 RESET 引脚做什么。之前的配置禁用了 SYNC 引脚、但原理图将其连接到了输入。原理图中有一个 SYSREF 输出、这需要启用 SYNC 引脚才能驱动(在我的配置文件中、我将 SYNC 模式设置为连续模式、这意味着您将在 CLK_OUT1上看到*一些*输出、并根据您的需要进行更改)。 RESET 引脚通过低电阻值拉高、这会导致整个操作过程中复位处于高电平、因而使得整个缓冲区无用。请参阅数据表、特别是 8.6.2.5 RESET_MUX、RESET_TYPE、了解详情。

最后、原理图上的所有输出都设置为 LVPECL 输出模式、但您的配置文件将所有输出设置为 LVDS。应纠正这一差异。

如果您有任何其他问题、敬请告知。

谢谢！

Michael

e2e.ti.com/.../Third_5F00_LMK04832_5F00_config.tcs

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：Clock_OUT1上输出异常