[参考译文] LMK04828：CLK 输出分频器

尊敬的 Erik：  
相应的端接见 DS 第105页。  

LVPECL 输出的共模电压为2V。  

我快速看一下 AFE DS 的 sysref、然后看到了此输入。  

根据以下 Vcm、sysref 输入应该为0.6V 至0.8V、最大摆幅为1.8V。  

我找到了 AFE 的 SYSREF 输入的 IBIS 模型、并使用 LMK04828 SYSREFOUT IBIS 模型在 Hyperlynx 中驱动它(顶部信号是 LMK04828的100MHz LVPECL SYSREFOUT、您可以看到 Vcm 也是2V)

您报告的原理图似乎表明 Rx 将看到1V Vcm、摆幅约为400mV (底部迹线 U4)
这似乎不符合 AFE DS 的 SYSREF 输入规格、但我不熟悉 AFE 器件、因此 我无法肯定、因此建议与 AFE 团队联系。  

此致、  

Vicente

您好、Vicente：

感谢您的帮助！ 您能与 AFE 团队保持良好的联系吗？ 在此期间、我会将此话题转到另一个论坛。

Erik

尊敬的 Erik：  
不幸的是,我不会,但你可以简单地提出一个问题,他们的团队的 AE 将回答你的问题在线程.  
您能否分享您参考的原理图图片？ 我想了解 LMK04828与 AFE 器件的连接方式。  

此致、  

Vicente  

您好、Vincente：

这是 LMK04828和 AFE7950之间的连接。

Erik

尊敬的 Erik：  
这是我仿真的电路、我只是想确保它设置正确。  
我看到它们是其他不是 DNI 的电阻器  
如果组装了这些电 阻器、则 Vcm 变为0.9V、假设我们事先对 LMK04828进行交流耦合。  

这有点奇怪、因为我之前发送的 DS 片段指定了100欧姆的差分端接、我在该原理图中没有看到-我还会问这是在 AFE 器件内部的、还是需要在外部完成。 整理好 AFE 问题/规格后、请随意后续、以便我为时钟提供帮助。  

此致、  

Vicente  

您好、Vicente：

根据数据表、SYSREF 引脚上的内部差分端接可配置为100,150和300欧姆之间。

Erik

尊敬的 Erik：  
不确定它是否在 IBIS 模型中进行了建模。
假设它没有在 AFE 附近另外添加一个100 Ω 差分电阻器、则会进一步减小摆幅。  

此致、  

Vicente