请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK1D1204 工具与软件：
您好！
您能否查看随附的原理图并提供反馈？
时钟缓冲器的 LVDS 输出馈送到具有以下 LVDS 特性的 FPGA。 给定的终端电阻器是否能够满足 FPGA 的输入 LVDS 电压要求？
e2e.ti.com/.../TI_5F00_DDR_5F00_Clkbuffer.pdf
谢谢
工具与软件：
您好！
您能否查看随附的原理图并提供反馈？
时钟缓冲器的 LVDS 输出馈送到具有以下 LVDS 特性的 FPGA。 给定的终端电阻器是否能够满足 FPGA 的输入 LVDS 电压要求？
e2e.ti.com/.../TI_5F00_DDR_5F00_Clkbuffer.pdf
谢谢
尊敬的 Nandini：
LMK1D1204符合输入规范。
请参阅下图。
LVDS 驱动器通常直流耦合到 LVDS Rx。
引脚8应按如下方式连接：
我不确定电阻器的用途是什么？ 
输出应直流耦合到接收器-这是最简单的实现方式
此致、
Vicente
尊敬的 Nandini：
请参阅 DS 第13页的以下片段： 
引脚8或 Vac_ref1是偏置电压引脚-在输入为交流耦合的情况下、该引脚需要一个连接到 GND 的0.1uF 电容器、但在原理图中不需要。
另一项建议是 CLKIN 的100 Ω 差分端接-只需提醒客户靠近输入引脚放置。
此致、
Vicente
您好、Vincente：
基于振荡器数据表：
VOS = 1.15V 至1.35V
VOD = 250mV 至450mV
LMKD 缓冲器输入详细信息
VICM = 0.25V 至2.3V
VINDIFF = 150mV (适用于单端) 
尊敬的 Nandini：
是的、LMK1DB 可以与此基准直流耦合。
VAC_ref 可以悬空、因为不需要输入的交流耦合。
缓冲器的 CLK 输入侧没有100 Ω 差分终端。 它应靠近 LMK1D 引脚。
请参阅下图。 
此致、
Vicente