This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1435782/lmk1d2102-lmk1d2102-minimum-singl-ended-input-level
工具与软件：
专家、您好！ LMK1D2102支持的最小单端峰峰值 LVDS 电平是多少？
它是否支持 P 线路上的245.76MHz LVDS 100mV pp 单端信号和 N 线路上的相同信号？
能否获取此缓冲器的 PSpice 模型以在 PSpice for TI 2024工具中运行仿真？
谢谢、Abhijit
您好、Abhijit、
差分输入的150mV SE 摆幅最小-请参阅 DS 的第6页。
我们没有 SPICE 模型、而是在器件主页上的"DESIGN & sim"中提供 IBIS。
此致、
Vicente
