This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214-Q1EVM:输出分频器

Guru**** 1956055 points
Other Parts Discussed in Thread: CDCE6214-Q1, CDCE6214
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1428577/cdce6214-q1evm-output-divider

器件型号:CDCE6214-Q1EVM
主题中讨论的其他器件:CDCE6214、CDCE6214-Q1

工具与软件:

您好!

  1. 如果使用输出为1.8V 的 CDCE6214、您能否确认是否可以使用电阻分压器将压降直接调整到1.2V?

  2. 此外、如果使用分压器、它是否会影响 RMS 抖动?

  3. 根据观察、在上电并从 txt 文件中导入以前的设置时、频率不准确、需要进行校准后的 VCO 操作。 如果我们希望每次都确保频率尽可能准确、那么我们应该注意哪些方面?

谢谢!

Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jeff、

    1. 电源电压不支持1.2V。 这必须通过外部端接来完成(对 LVCMOS 时钟进行交流耦合、然后添加50欧姆上拉电阻至1.2V、并添加50欧姆下拉电阻至 GND)。
    2. 我不能谈论以这种方式连接时钟可能产生的抖动影响-我的建议是确保连接到时钟信号的所有布线都具有适当的50欧姆阻抗匹配。
    3. 将 PLL 设置写入 CDCE6214后、您  必须 重新校准 PLL 以使用适当的频率实现锁定。

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.这种连接方式是否正确? 靠近器件端的交流耦合

    2.我们默认将 OUT2P 设置为1.8V;通过50 Ω 和50 Ω 分压器后、只能保持0.9V 的直流电平;不过、我们希望输出电压大约为1.2V。 我们是否可以通过改变这两个电阻中的一个来调整此值?

    3.写入 PLL 设置后:这是否指的是哪个寄存器位置? 或者能否在执行重校准之前一次性全部设置 R0~R85?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    我将更改这两个电阻器、以确保仍然具有50欧姆的阻抗、从而实现最小反射。 您可以使用75欧姆代替 R48、使用150欧姆代替 R51 (请参阅 OUT2_P)。

    对于寄存器编程、您可以写入所有设置、然后重新校准 PLL。

    谢谢!

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1. 一般而言、LVCMOS 架构不太常用交流耦合配置。 它通常以 LVDS 或其他格式出现。
    2. 我们的后端 IC 是 UFS IC。 目前、我们的 EVB 没有交流耦合经验。 您能否分享一下在 LVCMOS 中使用交流耦合的经验?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据计算公式1.8V /(75 + 150)= 8mA、但 LVCMOS 输出能力仅为6mA。 这是否表示驾驶员功能不全问题?

    是否需要调整阻抗匹配?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    我对延误深表歉意-我将在星期一作出答复。

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    您的接收器可以承受的最小/最大电压(以及没有应用时钟时的电压)是多少?

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    最大值:1.26V  最小值:0.819 典型值:1.2V

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    您应该能够尝试在不需要任何交流耦合电容器或上拉电阻器的情况下、在接收器附近向 GND 添加一个100欧姆电阻器。 这可以通过在 EVM 上测试、方法是将下图中的 R39和 R43替换为100 Ω 电阻器(OUT1)。 这应能在接收器反射最少的情况下满足适当的1.2V 摆幅要求。

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们使用的是"单端 LVCMOS-P"配置。 它是否有内部分压器设计? (OUT1P = 1.8V)因此、在连接"R39 = 100Ω"后、由于内部分压、电压是否会变为"1.2V"?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    驱动器通过50 Ω 驱动器输出1.8V LVCMOS。 接收器的电压由50欧姆传输线和100欧姆下拉电阻至 GND 的组合进行分压、在信号处于高电平时产生1.2V 振幅。 请参阅下面的此文档:

    谢谢!

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢!

    1. 当"100欧姆"电阻连接到 GND 时、该侧确认电压约为1.2V。
    2. 此外、我想询问需要在 IC 上设置哪些参数、以便 CMOSP 的 OUT1和 OUT4同步输出。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    在 User Controls 页面的 Outputs 小节下、有几项内容需要检查:

    1. 确保 ch1_cmosp_pol 和 ch4_cmosp_pol 都是  未校验 .
    2. 确保 CH1_SYNC_en 和 CH4_SYNC_en 均设置为"SYNC Enable"(字段值为1)。
    3. 设置并清除 SYNC 位。

    完成这些步骤后、如果 P 输出实现了同步、请告诉我。

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Kadeem

    我们现在可以同步、但过冲/下冲非常明显。 是否有改进的办法?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    Kadeem 目前是 OOO、但明天会回来。

    为清楚起见、从 CDCE6214-Q1输出到接收器的电流原理图是什么? 根据我所见、更好的阻抗匹配应该能够改进过冲、但我不清楚当前设置、因此我无法提供任何直接建议。  

    此致!

    CRIS

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅以下信息

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    这可能是由电路板上的阻抗不匹配造成的。

    这就是我们在将100欧姆连接到 GND 时在评估模块上看到的情况。 第一个图像是正常摆幅、第二个图像是衰减后的摆幅:

    尝试使用略小或略大的大于100欧姆的电阻器来改善匹配。

    谢谢!
    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    主要是由于阻抗不匹配造成的吗? 不过、它看起来更像是已经将去加重效应应用到波形上。

    我们已尝试将我们的设备调整为50欧姆端接匹配;使用此设置似乎可以实现方波形、但使用1M Ω 端接匹配时会发生异常。

    目前"确定抖动"不符合15ps 规格;您能否帮助确认是否有类似的测试报告? (频率:19.2MHz / 26MHz / 38.4MHz / 52MHz)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、确定性抖动(DJ)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Kadeem:

    请参阅下图和设置文件、是否需要调整?

    19.2Mhz

    26MHz

    38.4MHz

    52MHz

    设置文件

    e2e.ti.com/.../_2D8A9A5B946A_.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    全部、

    最近回复中的图看起来更好、尽管在其中一些情况下、DJ 比我对19.2MHz 和38.4MHz 的预期要高得多。 我预计这可能是 PLL 小数分频生成的杂散所致。 让我做一些修改,并在本周结束之前为您收集数据。 我还将提供配置文件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li/Jeff、

    您是否有适用于绑定滤波的任何规格? 通常、执行此测量时、会对用于计算 RJ 和 DJ 的连接测量应用低通、高通或带通滤波器。

    使用12kHz 转20MHz 带通滤波器(假设用于下面的所有测量)并像52MHz 一样使用您的设置文件、我看到 RJ 和 DJ 符合规格。

    对于38.4MHz、我将 PLL 电荷泵电流(PLL_CP_UP)减小到100uA 以实现通过 DJ、而没有其他更改-这主要是由于在小数模式而不是整数模式下使用 PLL 所致:

    对于26MHz 频率、我看到通过 DJ 时没有任何变化:

    对于19.2MHz、与38.4MHz 类似、将电荷泵电流降至100uA 会使 DJ:

    谢谢!

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是否设置此字段? 谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是否建议将所有设置更改为100uA?(19.2Mhz /26MHz/38.4Mhz /52MHz)

    是否有任何疑虑?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kadeem:

    52MHz 频带:该协会规定带通为50kHz-50MHz

    是否有其他方法可以克服 DJ 参数的失败部分?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您是否设置此字段? 感谢您[/报价]

    是的、这是正确的字段。

    [报价 userid="561339" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1428577/cdce6214-q1evm-output-divider/5552447 #5552447"]

    是否建议将所有设置更改为100uA?(19.2Mhz /26MHz/38.4Mhz /52MHz)

    是否有任何疑虑?

    [报价]

    这应该不会有任何问题。

    [报价 userid="561339" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1428577/cdce6214-q1evm-output-divider/5552636 #5552636"]

    52MHz 频带:该协会规定带通为50kHz-50MHz

    是否有其他方法可以克服 DJ 参数的失败部分?

    [报价]

    我们可以使用该带通重新测试。 预计在周一之前获得结果。

    此致!

    CRIS

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们重新测试了您提供的原始配置、但 Cp 增益为100uA、并获得了50k 至50MHz 带通的以下结果、该结果符合15ps DJ 规范。

    此致!

    CRIS

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.我们已经把 CP 增益设置调整为"100uA"、确认"Rx"和"DJ"符合规格标准。

    2.您能否告知在测量过程中仪器阻抗应设置为50 Ω 还是1M Ω? 将仪器设置为50 Ω 时、电压幅值仅为680mV、但 RJ 和 DJ 符合相关标准。 如果我们将仪器设置为1M Ω、电压幅度会达到1.2V、但过冲和下冲非常严重、从而导致 DJ 不符合标准。

    仪器的50 Ω 设置下、我们仍然无法满足频率 ppm 的±150ppm 规格。 您是否能够建议任何其他可以降低 ppm 值的调整?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    应使用50欧姆的结果进行测量。

    如需增大/减小频率、请调整 Inputs 页面上的片上负载电容设置。 这将改变 XTAL 上的负载、从而导致频率略微调整(PPM)。 另外、确保在示波器上使用最大采样率。

    谢谢!

    Kadeem

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1. 如果仪器设置为50Ω 阻抗匹配、电压将变为0~680mV。 这是否合理?

     该规范要求 VIH 为1.2V x 0.65 = 0.78V、这在设置为50Ω 阻抗匹配时是无法满足的。

    3. 在测量 RJ & TJ 时,通常的做法是将仪器设置为50Ω 阻抗匹配?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Li、

    我们过去所做的是使用高阻抗探头测量实际的 VIH 和 VIL、因为示波器的50Ohm 端接将用作电阻分压器、使摆幅减半。 上面提供的捕获中使用的示波器仅支持50Ohm 端接。 RJ 和 TJ 通常使用50Ohm 阻抗匹配测量。

    谢谢!

    Kadeem

x 出现错误。请重试或与管理员联系。