This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1455092/lmx2694-sep-what-is-the-phase-noise-degradation-of-the-vcxo-signal-if-i-have-a-circuit-using-this-part-feeding-into-lmk04832
工具与软件：
单位为特定 dB。
请告诉我这个问题是否合理。
谢谢！ Lauren
您能否提供一个图表、说明详细阐述的 LMX2694-SEP、LMK04832和 VCXO 之间的关系？ 如果不查看信号路径、则不清楚在哪个点您在问相位噪声下降的可能性。
我不能这样做、因为 ITAR 受限制。 我会向您发送相关电子邮件。
我们最终在 E2E 之外解决了这一问题-总之、启用 PLL2确实会导致相对于 VCXO 的相位噪声降级(因为应用了 PLL 和内部 VCO 的附加噪声)；我提供了有关在 PLLatinum Sim 中仿真所选拓扑的说明。
