[参考译文] CCS/TMS320C6713：断点如何停止CPU？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/587601/ccs-tms320c6713-how-does-the-break-point-halts-the-cpu

部件号：TMS320C6713

工具/软件：Code Composer Studio

您好，

我知道硬件断点和软件断点是什么... 以下文章对其进行了很好的解释。

http://processors.wiki.ti.com/index.php/How_Do_Breakpoints_Work

本文介绍了如何检测断点... 我的问题是，如果检测到断点，仿真器如何在检测到断点的特定点停止CPU？？？？？为使处理器停止它，处理器收到了哪些信号等？？？？

8 年多前

0 admin 8 年多前

TI__Guru**** 2337880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amal：

我已将此信息转发给软件专家。他们的反馈应在此处发布。

巴西
Tsvetolin Shulev

0 admin 8 年多前

TI__Guru**** 2337880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢Cvetolin Shulev-XID...

正在等待软件专家的响应。

0 admin 8 年多前

TI__Guru**** 2337880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Amimal，

听起来您是在问TI如何设计具有集成仿真逻辑集的多级管道处理器，该逻辑集允许CPU架构在运行和步进时实现无缝，非侵入式的可观察性和可控性。如果您想要详细描述该设计中涉及的信号，您需要了解大量专利和专有设计数据库的主题。

也许您提出了一个简单得多的问题，实际上可以在公共论坛上回答。在这种情况下，请更详细地解释您要求的内容以及需要此信息的原因。

此致，
RandyP

0 admin 8 年多前

TI__Guru**** 2337880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢RandyP的回复。

实际上，我没有这样的意图来访问任何专有设计数据库。我只是出于研究目的，出于好奇... 我正在挖掘...就像考虑在收到软件断点时将JTAG仿真器连接到TMS320C6713 ... JTAG如何在中断点内部停止DSP内核！！！！里面发生了什么？？？是否有一些内部针脚，比如说，如果向下拉会使CPU停止？？？？？我只需要一个概括性的概述...就像通常会发生什么？？？？

此致，
阿玛尔

0 admin 8 年多前

TI__Guru**** 2337880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Amimal，

对于软件断点，CCS将指令替换为断点指令。当达到断点指令时，处理器会停止，并向CCS发出停止信号，CCS将返回原来的指令，以便可以正确执行。

对于硬件断点，寄存器设置由用户定义并编程到内部仿真逻辑中，以检测选定的条件。如果用户对处理器进行编程，则仿真逻辑会中止处理器。

您可以从 TMS320C6000：JTAG电路板设计中获得一些更好的概述信息。

此致，

RandyP

Code Composer Studio™︎（参考译文帖）

Code Composer Studio™︎（参考译文帖）(Read Only)

[参考译文] CCS/TMS320C6713：断点如何停止CPU？