请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
工具/软件:TI C/C++编译器
团队、
我在构建项目时遇到问题。
我要附上参考的屏幕截图。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:TI C/C++编译器
团队、
我在构建项目时遇到问题。
我要附上参考的屏幕截图。
很可能有许多输出段被分配到 SRAM 存储器范围、包括输出段.cinit。 cinit 段是最后放置的一个部分、当发现它时、没有剩余空间。
考虑将.cinit 分配到不同的存储器范围、例如 SRAM0。 我缺乏专业知识来告诉您这一变化是否会导致其他问题。 此类更改在链接器命令文件中实现。 请参阅文章 链接器命令文件入门。 它介绍了您现在拥有的链接器命令文件、因此您可以了解如何更改它。
如果这些建议不起作用、请指明您使用的 TI CPU。 我将向该器件上的专家通知有关此主题的信息。
谢谢、此致、
乔治