This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/902456/compiler-cdce62005
工具/软件：TI C/C++编译器
CDCE62005 VHDL 配置代码
这是具有 FPGA 代码的 DSP 演示。 已将请求转发给 DSP 团队。
您好！
您能否在此处澄清您尝试解决的具体问题？ 您是否在寻找" C6678演示板上的 FPGA 有一些特定于 SPI 的 VHDL 代码浮动、您可以将其用作模板。 尽管我们是围绕 C6657进行设计、但它也已提供给我们。 如果您在跟踪故障时遇到问题、我相信 TI 的某个人可以帮您解决问题。"？
此致、Eric
示例 FPGA 代码可从 eInfochips 网站下载。 clock_spi2x.v 和 clock_spi3x.v 文件包含编程到时钟发生器中的寄存器值。 spi3x.v 是 C6678 EVM 的延续、不用于 C6657 EVM。 spi2x.v 文件包含以下 Verilog 代码。
否则，如果(PLL_Lock2 &(write_recd！=Write_data))开始 案例(Write_data[3：0]) 4 'd 0：blk_mem_Write_data<= Write_data；//E984_0320 4 'd1：blk_mem_Write_data<= Write_data；//6984_0301 4 'd 2：blk_mem_Write_data<= Write_data；//E902_0302 4 'd 3：blk_mem_Write_data<= Write_data；//E984_0303 4 'd 4：blk_mem_Write_data<= Write_data；//6986_0314 4 'd 5：blk_mem_Write_data<= Write_data；//101C_0BE5 4 'd 6：blk_mem_Write_data<= Write_data；//04BE_0F06 4 'd 7：blk_mem_Write_data<= Write_data；//FD00_37F7 默认：开始结束//0000008e 端箱
这些是从 CDCE 编程工具保存的文件中编程到 CDCE62005中的寄存器值。
此致、Bill
