[参考译文] ADS131E08：RREG 寄存器无法正常工作

尊敬的 Yamashita Ryu：

您能否提供显示 SDATAC 命令和 RREG 命令的通信的逻辑分析仪数据？ 请包括 CS、SCLK、DIN、DOUT 和 DRDY。 这将帮助我们验证是否遵循了正确的通信顺序以及时序

还请提供原理图

-Bryan

尊敬的 Brayan：

感谢您的答复。
抱歉、我没有逻辑分析仪、无法对其进行测量。
您能告诉我可能的因素吗？

此致、
柳。

尊敬的 Yamashita Ryu：

我不确定如何帮助您在无法看到数据通信的情况下诊断此问题。 您可能向 ADC 发送了错误的数据、因此无法正确响应。 这也可能存在时序问题、但如果我们看不到您从 ADC 发送到和接收的内容、我们将无法帮助您

-Bryan

尊敬的 Brayan：

感谢您的答复。
由于没有逻辑分析仪、因此使用示波器测量的结果随附。
您有什么可以告诉我们的吗？

此致、
柳。

尊敬的 Yamashita Ryu：

SSL 是否是 CS 线路？

此外、您能否告诉我们主 ADC 时钟频率(fCLK)和 SCLK 频率？

最后、请提供一个原理图、以便我们回顾

-Bryan

尊敬的 Bryan：

目前、ADC 时钟使用内部振荡器。
SPI 时钟(SCLK)用于500kbps。

原理图通过私有消息共享。

此致、
柳。

尊敬的 Yamashita Ryu：

我回来支持你。 我假设您在读取 ADS131E08上的内部寄存器时仍然遇到 问题、如果问题已经解决、请告诉我。

根据您的时序、您将向 ADC 发送0x20 00 00 00以读取 ID 寄存器。 如果您的电路和硬件连接正确、该命令应该起作用、您应该能够在 SDO 上的最后一个字节中看到寄存器数据、请参阅下面的时序。

我注意到您的 MISO 信号随 SSL 信号发生了变化、您能否确认 SSL 是否是 ADC 的/CS 线路？ 我不知道该怎么回答。"

您能将原理图分享给我吗？ 谢谢。

BR、

戴尔  

尊敬的 Dale：

感谢您的答复。
我已将原理图通过私人消息发送给您。

此致、
柳。

尊敬的 Yamashita Ryu：

您能否确认时序中的 SSL 是否是连接到 ADC 的/CS 线路？  

在测试时、您是否与除 ADC 之外的其他器件共享 SPI 总线？

测试时 JP1上是否安装了跳线？

是否所有 INxN 引脚都通过安装 R12短接至地？ 或者将 OFS1信号用于 所有 INxN 引脚？

对 DGND 和 AVSS 使用不同的接地平面？ 我在您的原理图中未看到它们之间存在任何连接。

500kHz SPI 频率过低、可以将其增加到~6MHz 以进行测试。 可发送到 ADS131E08的最大 SPI 频率是3.3V DVDD 下的20MHz、但请注意、如果 SPI 频率太快、您将必须为寄存器的读取和写入添加延迟。 请参阅数据表中的9.5.3.1发送多字节命令部分。

BR、

戴尔