工具与软件:
您好、E2E 论坛、
为 LVDS 斜坡模式(从 ADC 而不是解调器)配置 AFE58JD32时、我看到了不一致的情况。 有时、TX_TRIG 之后的零值会出现在奇数通道对应的数据字上(FCLK 低电平)、而有时会出现在偶数通道字上(FCLK 高电平)。 我想知道这是预期行为还是可能出现同步问题。
感谢您的帮助。
Steve C.
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Sachin:
抱歉、延迟了响应、但我的初始仪器在 FIFO 的"系统端"、所以我想在接口的 SERDES 端得到一些东西。 执行此操作后、我的确在我的组帧电路中发现了一个错误、此错误在 TX_TRIG 之后 FCLK 输出上发生相位改变时暴露出来。 现在我已经修复了这个问题、我在"Ramp Pattern"中看到了一致性。 在 TX_TRIG 之后、偶数 AFE 通道输出端始终会初始转换为零值。 这使得所有16个奇数通道始终具有相同的奇数斜坡值、并且所有16个偶数通道始终具有相同的偶数斜坡值。
我认为这正是我应该看到的、对吗?
此致、
Steve C.