• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 84 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TI-JESD204-IP：使用 QuestaSim 进行仿真

admin
Guru**** 2378650 points
Other Parts Discussed in Thread: ADC14X250
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1493048/ti-jesd204-ip-simulation-with-questasim

器件型号：TI-JESD204-IP
主题ADC14X250中讨论的其他器件

工具/软件：

您好、

我的工程将 ZCU102与 ADC14X250 EVM 相连。 配置 IP 以匹配 ADC 功能(8b10b、1个 Rx 通道、5Gbps 通道速率等)后、下一步是开发应用层。 为此、计划在仿真中连接 TI-JESD204 IP 的 Tx 和 Rx 端与应用逻辑。

但是、在运行 TI-JESD204 IP Questa 仿真模型时遇到问题。 但是、cpll 和 qpll 输出始终保持高阻抗("Z")。 我尝试将 Xilinx GTH 收发器的仿真库添加到我的 Questa 环境中、但这也没有用。

有关仿真设置的一些信息：

- mgt_freerun_clk 在100MHz 上运行
- mgt_refclk_p/n 在156.25MHz 上运行(与 zcu102 8b10b 参考设计相同)
-两个系统时钟都以156.25MHz 运行(与 zcu102 8b10b 参考设计相同)
- MASTER_RESET_n 保持低电平达200ns、然后保持高电平
-模拟运行时间200us

此 QuestaSim 模拟工作流是否完全受支持、或者是否存在限制？

谢谢
--
Mariano Mate

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mariano：

    TI JESD IP 使用 Vivado 和 Cadence 工具在内部进行回归分析、因此未针对 Questa 进行详尽的测试。 但是、我们有许多客户在使用 Questa、没有任何问题、因此我猜这可能是仿真设置的问题。 是的、您确实需要确保仿真流程中包含 Questa 预编译的 Xilinx 库。 但是、如果 PLL 输出始终显示"Z"、这可能是连接问题。

    请确认采用相同设计的 Vivado 仿真是否正常工作。 这将是隔离问题是否与设计或仿真流程有关的一种方法。

    此致、
    阿米特

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amet：

    感谢您的答复。 在 Vivado 上、我可以对原始 zcu102_8b10b 参考设计进行仿真、使其具有8个通道和每通道64位。 但是、当我将其配置为单通道32位以反映 ADC14X250M 的特性时、收发器周围的一些东西在仿真中似乎很奇怪。 我使用了相同的力命令来刺激8通道和单通道仿真。

    这是我仅使用一个四通道和一个通道的收发器配置：

    这就是1CH 仿真的外观：

    此致
    --
    Mariano

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amet：

    我的问题现在已或多或少得到解决。 原因似乎是 Tx/MCU Rx 通道宽度从64位向下更改为32位。 我在收发器配置和 Verilog 头文件中更改了它们。

    如果我将通道宽度保持为64位、一切都正常。 我应该能够这样做、但我想了解为什么、因为 IP 文档规定支持32位宽度。

    谢谢
    --
    Mariano Mate

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mariano：

    我不太确定您为什么会遇到这个问题。 JESD IP 在收发器通道上支持64位和32位宽度。 请告诉我您对设计所做的所有修改。

    此致、
    阿米特