主题中讨论的其他器件：ADC09QJ1300、
工具/软件：
大家好：
我正在设计第一款基于 JESD204的设计、该设计在定制 FMC 电路板上采用德州仪器 ADC (ADC09QJ1300)、我尝试使用 TI-JESD204-IP 来建立连接、并使用其中一个 PRBS 序列进行验证。
我已经介绍了电源电压、时钟、频率发生器(采样时钟以及通过支持 JESD 的 Si5386抖动衰减器生成的 ADC 和 FPGA 的系统参考)、我能够通过 SPI 与 ADC 进行通信(ID 寄存器返回预期值等)、因此硬件方面一切都看起来不错、但在软件方面、我的经验很吸引我。
在尝试使用 TI-JESD204-IP 时、我遇到了一些问题、我希望这里的人员能够引导我完成以下操作：
1)这里2023年发布的旧帖子(如本帖子(https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1299136/ti-jesd204-ip-how-to-use-ti-204c-ip-on-vivado-block-design)表明、TI-JESD204-IP 在2024年获得了 Vivado 块设计支持、但 IP (日期为2021)中未包含文档 pdf 中关于将其用作 ADI IP 块等。 IP 实际上是否支持这种方法？
2) TI-JESD204-IP 的网站显示："TI 将协助用户配置初始链路、该链路经过定制、可在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对 IP 进行测试并做好部署准备后、TI 将通过安全的下载链接提供该 IP。" 虽然使用说明的第3步中包含的文档文件说明"我们将为您提供一款针对您的应用需求定制的参考设计、适用于 Xilinx 开发套件或原型 FPGA 模块。" 然而、就遵循他们的指示与 TI 进行沟通后、2周内未收到任何反馈。
我尝试在多个地方提供这种优惠 、因为所提供的四个示例 似乎针对特定的环回板、而不是特定的 DAC 或 ADC、但该文档仅介绍了如何将示例减少为仅 TX 或 RX 的详细信息。
这里的任何人都可以分享其 PoC 的联系信息、如果被要求遵循 TI 指定的流程、该人已回复？ 我在这里见过 Amet 先生、他似乎是2021年文档制作者、但论坛不允许直接发送消息。
3)我知道这是一个很长的画面、但如果任何人都有一个 Vivado 块设计工程、该工程使用他们能够共享的 TI-JESD204-IP 实现单个 ADC 接收器、请告诉我。
