This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL2500:SPI 线路上的过冲和下冲

Guru**** 2362340 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1523372/adc12dl2500-overshoot-undershoot-on-spi-lines

器件型号:ADC12DL2500

工具/软件:

大家好!

我们正在使用  LMX2582RHAT  我们也看到了一些改进  以及 PCB 布局技术  SPI 信号(CLK、CS、SDI)上的电压。 这些信号由 FPGA 驱动。

以下是当前驱动强度设置:

  • SPI_CS#_ADC:12mA
  • SPI_CLK_ADC:12 mA
  • SPI_MOSI_ADC:12 mA

我们想知道:

  1. 该过冲和下冲是否在可接受的限值内?
  2. 如果没有、您可以建议如何减少这些损耗

我附上了 SPI 时钟的信号捕获图和相关原理图以供参考。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    只要任何输入的过冲/下冲信号处于数据表中指定的 ADC 器件的绝对最大范围内即可。 这没关系。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好!

    在我们的设计中、SPI 引脚的绝对 Vmax 为2.4V

    1. CS - 2.17V

    2. SDI - 1.87V

    3.CLK - 2.14V

    所有引脚均在该范围内。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    听起来不错、感谢您进行验证。  

    此致、

    Rob