请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1178工具/软件：
DRDY 引脚不会变为低电平、因此转换似乎永远无法完成。
您能帮助解决这个问题吗？
您好 Krishnamoorthy、
欢迎来到 TI E2E 社区。
ADS1178 相当简单易用、但没有内部寄存器。 只要电源正常、您就已将其配置为 SPI 并将有效时钟连接到 CLK 引脚、那么您应该会在/DRDY 引脚上看到活动。
请验证以下电源是否正确：
AVDD（引脚 5、44、53、60）： 4.75V 至 5.25V
DVDD（引脚 26）： 1.65V 至 1.95V
IOVDD（引脚 22、23）： 1.65V 至 3.6V
还确保所有 DGND (7、21、24、25) 和 AGND (6、43、54、58、59) 都连接到一个公共接地平面。
CLK 引脚应具有有效的 CMOS 时钟和 IOVDD 电压电平、并且应在 0.1MHz 至 27MHz 的频率范围内。
对于 SPI 配置、需要按照表 10 正确连接 Format2 (30)、Format1 (31) 和 FORMAT0 (32) 引脚。 如果您意外地将 ADS1178 配置为帧同步模式、则/DRDY 引脚将成为输入 (FSYNC)。
请发送一张显示所有 ADS1178 连接的原理图图片、我可以查看。
此致、
Keith Nicholas
精密 ADC 应用
尊敬的 Keith
感谢您的答复。
看起来所有硬件连接和电压电平都正常并符合规定。
已检查 SPI 配置、它仅处于 001 SPI 模式。
PFA、用于验证。
此致
Krishnamoorthy
您好 Krishnamoorthy、
不幸的是,这张照片仍然没有通过系统。
如果可以测量电源电流、这是确定器件是否损坏的一种方法（很多时候，电流会高得多或更低）。
此外、在模式 001 下、确认引脚 30 和 31 接地、引脚 32 连接到 IOVDD。 此外、测试引脚 8 和 9 也必须接地。 此外、必须至少为 1 个 ADC 上电；确保至少 1 个 PWDN 输入连接到 IOVDD（如果希望所有通道都处于活动状态，请将所有通道连接到 IOVDD）。 还要确保 SYNC 引脚 11 为高电平、否则内部数字滤波器保持在复位状态。
此致、
Keith
