[参考译文] ADS131M08：同步 ADS131M08 与另一个 ADC

尊敬的 Dale：

感谢您的答复。

我与客户分享了信息。

当客户有其他问题时、我会咨询另一篇文章。

感谢您的大力帮助与合作。

此致、

Shinichi

尊敬的 Dale：

客户根据您的建议考虑了一个电路、并有其他问题。

请告知您。

——问题

1.微控制器内置的模数转换器的采样率为 1953.125SPS。
我认为通过将 ADS131M08 的主时钟设置为 8MHz (Fmod=OSR) 并将 4MHz 设置为 2048、可以实现相同的采样率。
这是正确的吗？

2.
您提到过、建议定期从微控制器向 SYNC/RESET 引脚发送脉冲以进行同步。
这是否意味着微控制器在 DRDY 时序（即以 1/1953.125 个周期或其中整数倍的周期）向 ADC 发送脉冲？

（数据表在第 8.5.2 节“同步“中提到、“如果 SYNC/RESET 上的负边沿与内部数据速率时钟对齐、则确定器件是同步的、因此不采取任何操作。“ 我想确认我对这句话的解释。）

3.微控制器的内置 ADC 基于内部 48MHz 片上振荡器的时序运行。
我们考虑使用一个将此时钟进行 6 分频并提供给 ADS131M08 的电路 (SN74LV163A)。
在这种情况下、分压器电路中会出现轻微延迟、将此延迟视为“同步“

ｰｰｰ μ s

感谢您的大力帮助与合作。

此致、

Shinichi

尊敬的  Shinichi：

正确、可以   在 ADS131M08 上使用 8MHz 时钟和 2048 OSR 实现预期的数据速率。

2.无需在每个周期中同步,它们可以 同步整数个 周期,这实际上取决于  在客户的电路中会看到多长时间或多少不匹配。

3.这种延迟将导致 不匹配,但它取决于这种延迟或不匹配是可以接受的客户。 SN74AUP2G80 用于 ADS131M08EVM 上、用于将 EVM 上 ADC 的 8.192MHz 分频为 4.096MHz 和 2.048MHz 时钟、请参阅 用户指南中的原理图。 SN74AUP2G80 在 3.3V 时 tpd 最大值为 4.4ns (CL=15pF 时为 5.5ns)、 SN74LV163A 在 CL=15pF 时 tpd 最大值为 15ns。 供您参考。 请注意、 在 EVM 上设计 SN74AUP2G80 时、不考虑 ADC 之间的同步。

BR、

Dale