主题: ADS1282 中讨论的其他器件
工具/软件:
您好:
为了正确中断控制 ADC 的 FPGA 中的采集序列、我们有兴趣了解 ADS1282-SP 在接收到 RDATA 命令后立即接收 SDATAC 命令时的行为?
ADC 是否会忽略 SDATAC 命令并在新数据就绪后在 DRDY 上输出下降沿? 或者、即使 ADC 处于 RDATA 模式而不是 RDATAC、SDAC 命令也会生效以抑制 DRDY 输出吗?
谢谢你。
此致、
P é rig(电子工程师)
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
您好:
为了正确中断控制 ADC 的 FPGA 中的采集序列、我们有兴趣了解 ADS1282-SP 在接收到 RDATA 命令后立即接收 SDATAC 命令时的行为?
ADC 是否会忽略 SDATAC 命令并在新数据就绪后在 DRDY 上输出下降沿? 或者、即使 ADC 处于 RDATA 模式而不是 RDATAC、SDAC 命令也会生效以抑制 DRDY 输出吗?
谢谢你。
此致、
P é rig(电子工程师)
您好 Bryan、
感谢您的回答。
ADC 将由执行采集序列(多条 RDATA 命令,其间有一些时间)的 FPGA 进行控制。
然后一些外部事件可能会中断此采集序列。 当中断发生在 RDATA 命令之后、而 FPGA 等待 DRDY 下降沿时、我们想知道退出序列的最佳方法是什么(在退出序列之前等待 DRDY 下降沿对于我们来说不是选项)。
如果 SDATAC 在此处没有任何效果、也许我们会在不向 ADC 发送任何命令的情况下退出序列、然后 FPGA 将忽略 DRDY 下降沿、直到新序列开始。
此致、
P é rig