工具/软件：
从使用内部（蓝色）基准更改为外部（黑色）基准时、我的 MOD_OUT 信号会失真。（相应地选择了 REF_EN）
MOD_OUT 信号驱动 2 线电流环路电路、如 DAC8742H 数据表中的建议
当 我从 2 线电流环路电路断开 MOD_OUT（移除 R4）时、MOD_OUT 信号可以通过外部基准提供
当我通过增加 R4 来减小 FF 电流时、 MOD_OUT 信号 可以与外部基准配合使用
当我将输入外部基准从 2V5 增加到 3V3 时、 该信号也可以与外部基准相同
我的问题是：
您好 Joe
我没有使用 DAC8830 、而只是使用 3V3 将直流电流固定在大约 15 –16mA（在我的应用中这永远不会改变）。 原理图是这样的。 运算放大器是 数据表中建议的 OPA335AIDR
使用外部基准的原因是适用于 现场总线物理层一致性测试中的测试用例 5.1、该测试将电流变化限制在 每毫秒 1mA 以下。 使用内部基准、我观察到 当 DAC8742 启动时、引脚 MOD_OUT 从 0 跳至 1.5V、从而导致直流 去耦电容器产生高充电电流 ( DAC8742HEVM 电路板原理图中的 C13=2.2uF)
黑色曲线是从 FF 总线（通过 10 欧姆电阻器）汲取的电流、粉色曲线是在 MOD_OUT 引脚上测得的电压。 您可以看到 MOD_OUT 从 0V 跳至 1.5V（其空闲状态）、从而导致 一致性测试不允许的峰值电流。 您是否遇到过这样的情况？ 而且您是否知道缓解启动过渡的任何解决方案
Thong、
以下是原始帖子中包含链接的原理图：
Joseph Wu
再嗨 Joe
我一直使用 DAC8742H 数据表中建议的电路、但尝试将 MOD_OUT 处的直流去耦电容从 2.2uF 降低至 5.6nF、并使用 120kΩ 的 串联电阻（请参阅下面的其他值）。 然后、我必须增大电流增益以获得所需的 FF 电流。 为 MOD_OUT 电容器充电的电流应该少得多、但由于增益更高、当 MOD_OUT 从 0 增加到 1.5V 时、从 FF 总线仍然可以获得类似的电流峰值
这是通过 10 Ω 电阻从 FF 总线汲取的电流。 DAC8742 启动大约需要 12ms
我不确定新原理图是否解决了这个问题、因为电流增益电路看起来相似。 您能否分享 新原理图的启动电流测量值、以便检查在大约 12ms 时是否有任何干扰
非常感谢
嗨、Joe、您有时间检查一下吗？ 我刚刚构建了您推荐的新电路。 我仍然得到大约 12ms 的峰值。 在开始时也有一些快速的变化、我认为一致性 测试也不允许。
Thong、
我在测试结果报告中发现了一些内容、它看起来与您在启动时看到的电流尖峰类似。 下面是我找到的示波器屏幕截图：
出现故障的是最大电流、测试 5.2.5、RS = 10Ω 且 VBUS = 32V。 这看起来几乎与您在启动时大约 13ms 出现电流尖峰时看到的情况完全相同。 器件通过了测试 5.2.8、该测试在 VBUS=9V 时进行了相同的测试。 在测试中、上电后 500ms 至 20ms 范围内消耗的最大电源电流为 43.6mA (36.0mA 最大值作为规格- 20mA + 16mA)。 当 VBUS=9V 时、测得最大电流为 31.8mA、该值在规格范围内。
设计电路的原始设计人员离开了小组讨论、他对此的唯一评论是“为了满足启动电流规格、应添加电压监控器、以在环路电流建立之前将两个 MCU 的复位引脚保持在低电平。 该团队已建议使用 TPS3840。 没有关于设备通信速度的规范、因此几百毫秒是可以接受的“。 根据我所见、他认为这是实际问题。 如果这个电流尖峰不是由 MCU 设置引起的、我不确定它来自哪里。
我最初的想法是 IF 是 DAC8740H 内部稳压器、正在填充其电容 REG_CAP。 如果是这种情况、我会尝试将 REG_CAP C7 降低到 0.1uF。 另一种候选方案是用于填充 LDO 启动电容的电流。 在这种情况下、我希望将 TL431 (22uF) 的 C9 减少一个数量级、以看看这是否会改变启动。
我将看到是否有关于此启动问题的任何其他注释。 我不得不做一些挖掘来找到这个。
Joseph Wu
您好 Joe、我们可以使用相同的测量值、这一点很好。 如前所述、在 12-13ms 时、电流尖峰来自 MOD_OUT 引脚、当它从 0V（粉色曲线）达到 1.5V 空闲状态时。 这与微控制器的功耗无关。
MOD_OUT 引脚由 DAC8742 控制。 我想、当 DAC8742 启动时、将 MOD_OUT 引脚设置为 1.5V 大约需要 12ms。 是否有任何方法可以使这种过渡更流畅？
Thong、
我已经详细考虑了这个问题、我认为我最初提出的减小电流增益的想法是无效的。 最后、我认为如果您调整所有电阻器、电流会保持不变、并获得与之前相同的结果。 我仍然认为有必要在 9V 电源下测试系统。 我本以为这也会得到相同的结果、但我们的测试中确实显示出较小的电流确实通过了测试。
但我想指出一点。 对于最大静态电流变化率、规格变化应小于 1mA /ms。 但是、测试 5.1.6 的此规格 (9V 运行时为 5.1.11) 限制为通电后 20ms 内波形中的任意点。
在本例中：
该测试未通过、因为稳定尾会持续超过 20ms、但看起来电流变化仍然有点高。 但是、在下图中：
由于电源发生后 20ms 内电流已稳定、因此测试通过。 有类似的测试可测量接收 DUT 期间电流随时间的变化、也可能限制在 20ms。 根据我所见、测试似乎在我们的电路板上通过了。
在另一个测试中、对于 5.2.5 (9V 运行时为 5.2.8)、IDUT_MAX 应小于 IDUT +20mA。 在这种情况下、时间间隔应为 500us≤t≤20ms。 对于这一个、看起来第一个示波器图通过了该测试、因为尖峰 小于工作电流以上的 20mA。 但是、 第二个峰值过高、导致测试失败。
我不知道解释这些测试结果是否能让您更加清晰。 我假设您需要先求解稳定时间、然后再尝试减小尖峰幅度。
Joseph Wu
