[参考译文] ADC12DJ3200EVM：SYSREF 寄存器设置、用于降低系统参考频率。

admin

Other Parts Discussed in Thread: ADC12DJ3200, LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1569490/adc12dj3200evm-sysref-register-setting-to-reduce-the-sysref-frequency

器件型号：ADC12DJ3200EVM
主题：ADC12DJ3200、 LMK04828 中讨论的其他器件

工具/软件：

我正在使用 ADC12DJ3200 ADC、JMODE = 2、F = 8、K = 4（默认值）。当我更改 K=8 时、我预计 SYSREF 频率会减少一半、但在 FPGA 端看到时情况并非如此。

计算 RMS 电流。

fsysref= R x Fclk/10 x K x FX n

ADC 寄存器 0x202 被设置为 7、0x29 =70、0x2B0=01

末尾缺少什么寄存器设置？

-TRS

3 个月前

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Thakur：

校正、预期的系统参考频率应该不同。

但是、请记住 ADC 上的 sysref 引脚是输入引脚。

因此、无论系统参考频率源于 FPGA、LMK 或 LMX（某些时钟器件）、都需要相应地进行更改。

此致、

Rob

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Rob Reeder

感谢您的答复。

我正在使用 ADC12DJ3200 EVM 卡、而不是定制板。在此过程中、LMK04828 为 ADC 和 FPGA 提供 devclk 和 sysref 时钟。正如我告诉过的、当我将 K 值从 4 更改为 8 时、我在 FPGA 端看不到 SYSREF 时钟周期有任何变化。我不知道我在这里遗漏了什么。我告诉过 ADC 寄存器 0x202 正确设置为 7、

任何对此的见解都将受到赞赏。

-TRS

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、谢谢！

如果您需要不同的 sysref 频率、则需要更改 LMK、而不是 ADC。因为 LMK 器件提供 sysref 时钟信号。

此致、

Rob

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Rob Reeder

为了降低 SYSREF 频率、需要设置哪个 LMK04828 寄存器？根据 ADC12DJ3200 数据表、Sysref 频率根据以下公式确定。

fsysref= R x Fclk/10 x K x FX n

我将 K 值从 4 更改为 8、因此我假设 Fsysref 将减少一半、但在 FPGA 端看不到这种情况。请提出建议。

-TRS

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、谢谢！

这意味着 ADC 本身需要特定的系统参考频率..... 任何设置的值。

如果您使用的是 DJ3200 EVM、则可以在 GUI 中的“LMK"选项“选项卡上更改时钟频率。

然后使用示波器来验证频率是否确实发生了变化。

此致、

Rob

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Rob Reeder

感谢您的答复。您能帮助我验证 LMK 配置吗、我是否需要将 DCLK Divider 显式设置为 20（突出显示）。对于 JMODE2、对 ADC 进行编程时、DCLK 分频器设置为 10。

这会将 Dev clk 和 sys 基准频率降低到原始值的一半？

0 admin 3 个月前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、谢谢！

是的、我认为 LMK 寄存器要更改。您可以用示波器探测它以进行验证。

此致、

Rob

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12DJ3200EVM：SYSREF 寄存器设置、用于降低系统参考频率。