[参考译文] ADC12DJ3200EVM：SYSREF 寄存器设置、用于降低系统参考频率。

您好 Rob Reeder 

感谢您的答复。

我正在使用 ADC12DJ3200 EVM 卡、而不是定制板。 在此过程中、LMK04828 为 ADC 和 FPGA 提供 devclk 和 sysref 时钟。 正如我告诉过的、当我将 K 值从 4 更改为 8 时、我在 FPGA 端看不到 SYSREF 时钟周期有任何变化。 我不知道我在这里遗漏了什么。 我告诉过 ADC 寄存器 0x202 正确设置为 7、

任何对此的见解都将受到赞赏。

-TRS

您好 Rob Reeder 

为了降低 SYSREF 频率、需要设置哪个 LMK04828 寄存器？ 根据 ADC12DJ3200 数据表、Sysref 频率根据以下公式确定。

fsysref= R x Fclk/10 x K x FX n

我将 K 值从 4 更改为 8、因此我假设 Fsysref 将减少一半、但在 FPGA 端看不到这种情况。 请提出建议。

-TRS

您好 Rob Reeder 

感谢您的答复。 您能帮助我验证 LMK 配置吗、我是否需要将 DCLK Divider 显式设置为 20（突出显示）。 对于 JMODE2、对 ADC 进行编程时 、DCLK 分频器设置为 10。

这会将 Dev clk 和 sys 基准频率降低到原始值的一半？