请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3910D125工具/软件：
我们计划将 ADC3910D125 与 FPGA 结合使用。 我们不会使用片上数字下变频器。 我们只希望 FPGA 的原始输出以及其中的任何抽取+滤波。 该芯片有一个 12 位的数据总线 D0 至 D11。
我假设 D0 为最低有效位
我假设 D9 是原始数据的最高有效位（符号位）
我假设在此场景中 D10 和 D11 只是 D9 的副本（符号位）
我明白了吗？
是否可以不将 D10 和 D11 连接到 10 位原始数据输入？
