主题中讨论的其他器件:ADC3662、ADC3664 、 ADC3664EVM
工具/软件:
您好、
TPD 在数据表中的描述如下:

但是、我们的原型板的行为似乎与规格不同。
由于“采样时钟下降沿到 DCLKIN 下降沿的延迟“为 11.5ns、
我们预计 Tpd 为 14.5ns (NOM ),但如下面的波形所示(实际 Tpd 为 27.7ns )

如果有任何可能的原因、请告诉我。
另外、如果我误解了规范、请告知我。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
您好、
TPD 在数据表中的描述如下:

但是、我们的原型板的行为似乎与规格不同。
由于“采样时钟下降沿到 DCLKIN 下降沿的延迟“为 11.5ns、
我们预计 Tpd 为 14.5ns (NOM ),但如下面的波形所示(实际 Tpd 为 27.7ns )

如果有任何可能的原因、请告诉我。
另外、如果我误解了规范、请告知我。
您好、
我已经确认数据表中列出的 TPD 确实是正确的。 我自己在实验室中测量了这个值、并得到了以下结果:
方波源的最小频率是 15MHz、因此我使用 15MHz 采样频率和 DCLK 频率 60MHz。

TCDCLK = 2.7ns

Tpd = 5.9ns
请问您在电路板的哪个位置探测这些信号? 我使用 EVM 向右探测所有信号并探测 ADC 的输入/输出、我正在探测差分对的 P 桥臂以获取所有信号。
此致、
Luke Allen
嗨、Hiroki-san、
ADC3662 和 ADC3562 之间的寄存器配置或传播延迟没有差异。
问题可能与您的配置有关。 您正在写入正确的值、但有一些问题需要纠正。 请参阅以下内容:
地址 值
0x0 0x1 //复位
0x7 0x4b //将输出接口设置为 16 位、2 线
0x13 0x1 //电子保险丝重新加载、完成后无需写入 0x0
0x1b 0x88 //将输出分辨率设置为 16 位
0x19 0x10 //配置 FCLK 旁路、2 线
请确保在应用采样时钟和 DCLK 信号后执行复位和寄存器配置、并且请勿将 0x0 写入电子保险丝寄存器 (0x7)。 然后、请在执行复位和配置序列后尝试再次测量传播延迟。 如上所述、这种情况应在连接到每个信号的 P 侧的差分探头的 P 侧进行测量、并且信号应在尽可能靠近 ADC 的位置探测、以减少布线或其他元件导致的任何额外延迟。
如果您尝试上述方法、但仍观察到不正确的传播延迟、请尝试在其他电路板上测量、以查看这是否是设备故障造成的问题。 我们查看您的原理图、看看原型板上是否有任何问题导致、这也可能会有所帮助。
此致、
Luke Allen
嗨、Hiroki-san、
您可以订购 ADC3664EVM 来评估 ADC3562。 该 EVM 将配备 ADC3664、这是一款最大采样率为 125MHz 的双通道器件。 您可以通过禁用一个通道并将最大采样率限制为 25MHz 来评估 ADC3562(单通道,25MHz 的最大采样率)。
ADC3664 和 ADC3562 是同一器件、但 ADC3562 禁用了一个通道、速度限制为 25MHz。
此致、
Luke Allen