[参考译文] AFE881H1：AFE881H1：4 –20mA 输出线性度和低设定点下的本底电流问题

Yusuf、

简单的答案: Q4 到 1kΩ 电阻器的发射极电流大约是您的回路电流除以 60。 但是、下面让我更详细地说明这一点。 我将使用数据表中显示的电路、并以这种方式参考晶体管和电阻器值。

启动电路 (p96) 的 AFE881H1 数据表（从第 8.2.1.2.1 节开始）描述了电流在电路中的流动方式。 以下是数据表中显示的基本启动电路：

Q1 和 1kΩ 电阻器仅在启动时使用。 首次加电时、249kΩ 电阻器会拉一些电流来导通 3.6V 齐纳二极管。 Q1 的基极被上拉、从而允许电流流过晶体管。 这会打开 TLV431 稳压器、并且电压会变为 3.3V。 当稳压器电压增加到 3.3V 时、Q1 的 VBE 会下降（基极电压为 3.6V、发射极电压为 3.3V）并关断电流。

同时、TLV431 稳压器为 OPA333 加电、电流开始流过 Q2、Q3 和 Q4。 该反馈设置来自环路电源的环路电流。

一切稳定后、通过 Q1 的电流极小。 Q1 仅是启动过程的一部分、在 3.3V 稳压器启动后关断。 流经 Q2 和 Q3 的电流取决于 AFE881H1 DAC VOUT 处的电压。 在上述电路中、VOUT 100kΩ 输出电流为 DAC/DAC。 该电流流经 40.2kΩ 电阻器。 OPA333 上拉晶体管的基极以拉取环路电流、直到 40.2Ω 电阻器上的电压与 40.2kΩ 电阻器上的电压相匹配。 此匹配提供 1000：1 的电流增益来设置环路电流。

Q2 和 Q3 共享电流负载、因此并非所有电流都流经 Q3（和 Q4）。 如果晶体管匹配、则 Q2 和 Q3 的电流比为 62：1。 即使这些晶体管的 VBE 不完全相同、Q2 和 Q3 电流也会有相当大的拆分。 无论如何、通过 Q4 的电流基本上不是整个环路电流。

由于环路电流在高于 15mA 时能正常工作、因此这意味着电路拉取的电流超出预期。 在该设计中、您希望电路与 3mA 配合使用、并且当控件设置为更高的电流时、环路的额外电流会被 TLV431 灌入。 如果您看到 15mA、则需要通过现有电路额外拉出一个 12 –13mA 左右的电流。

注意：我们确实注意到图中有一个错误、这需要更改原理图。 但是、这应该很容易检查。 在用于测量环路电压的第二个 OPA333 中、汲取的运算放大器不正确、反馈连接到正输入。 您需要断开连接到 AIN0 的电阻器和来自 LOOP-的电阻器。 然后、您可以将一根小导线接地至运算放大器的正输入端。 这应将运算放大器设置为接地、防止额外的电源电流灌入环路。

我不确定这是否是完整的问题。 最后、OPA333 的短路电流限值约为 5mA、需要多一点电流才能到达您所看到的 15mA。 无论如何、在确定第二个 OPA333 后、我预计下限电流会下降、您可以检查电流是否可以设置为低于您所看到的 15mA。

Joseph Wu

您好、Joseph：

感谢您的澄清。

我最初没有注意到 AIN0 连接问题、因为我的设置中当前未使用 AIN0 电源。 不过、在更详细地检查电路时、我发现了设计中的另一个问题。

我在启动电路中使用 BZX84C3V6 齐纳二极管。 由于采用 220kΩ 串联电阻、齐纳二极管预计将在微安范围内运行、但该器件在如此低的电流下并不稳定。 当我测试电路时、我观察到齐纳二极管继续以不受控制的方式传导电流。

为了解决这个问题、我移除了启动电路并修改了设计、以便直接通过稳压器从输入端为电路供电、而不是依赖于启动网络。 发生这种变化后、电路现在正确启动并以稳定的方式运行。

关于 AIN0 反馈/测量电路、再次查看原理图后、我可以看到电流配置的部分行为与比较器类似、部分行为与施密特触发相似、这不是预期的行为。 正确的实现应如下所示：

您能否查看此配置并确认其是否正确？

对混淆表示歉意—我意识到我之前分享的原理图图像不正确。

正确的电路如下所示。 在此配置中、 使用反相放大器拓扑将–1V 转换为+1V （增益=–1）。 此操作旨在将 LOOP–电压电平转换为适用于 ADC 的范围。

您能否确认此方法和配置是否正确、或者您是否发现此方法存在任何潜在问题？

Yusuf、  

是的、您回答正确。 放大器设置为反相配置、以测量相对于接地的环路。 由于 LOOP-低于接地、因此使用反相放大器在 AIN0 处进行测量。

Joseph Wu