Other Parts Discussed in Thread: ADC3542, CDCE6214, LMK3H0102, LMX2571
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADC3542
主题中讨论的其他器件： CDCE6214、 LMK3H0102、 LMX2571
您好：
我正在考虑使用 ADC3542 和 FPGA 从热传感器采集数据。 数据表指出、为了尽可能提高 ADC SNR 性能、外部采样时钟应具有低抖动并使用具有高压摆率的差分信号。
在咨询 FPGA 供应商后、由于担心抖动和精度、他们建议不要使用 FPGA 的内部 PLL 来生成 ADC 时钟。 您是否可以建议使用一个适合为 ADC 生成所需时钟信号的外部 IC？
该传感器提供输入时钟、所需的输出为：
-
与输入频率相同且具有 90°相移的时钟信号、用于 CLK 信号。
-
DCLK 信号的第二个时钟信号、即输入频率的 8 倍。
此外、是否可以在 16 位模式下使用 1 线串行接口？ 如果是、我是否需要将寄存器地址从 0x07 更改为 0x6C 并将寄存器 0x1B 设置为 0x88？
感谢您的支持。
编辑：TPD 定义为从采样时钟下降沿到 DCLK 上升沿的时间；但是、对于单线制串行接口、这并未反映在时序图中。 基准边沿是否仅是该接口的下降沿？ 此外、当 tCDCLK < 2.5ns 时、TPD 值是否仍定义为 2 + tDCLK + tCDCLK？当 tCDCLK≥2.5ns 时、TCDCLK 是否仍定义为 3 + tCDCLK？
