Other Parts Discussed in Thread: ADS131M06, ADS131M06-Q1
器件型号： ADS131M06-Q1
主题中讨论的其他器件： ADS131M06、
您好、在使用 ADS131M06 时、
字长设置为 16 位模式
设置为 32ksps 的采样率、之后使用 drdy 下降沿信号读取数据、
一旦 drdy 下降沿发生 SPI 传输开始,数据读取后,在最后一个 CRC 帧 drdy 变为高电平,但它再次变为低电平,它应该成为低电平在下一个采样率只正确,但在其本身成为低电平。 这将是什么原因。
请找到随附的波形
黄色= drdy、蓝色=芯片选择、绿色= SPI 时钟、在下图中我们可以看到 drdy 中断每 32ksps 发生一次、但在 drdy 信号之间变为高电平和低电平、我不知道为什么
图像 2 — 缩放的图像
请帮助我们并建议如何解决此问题。
此致、
Srinath
Dale、您好、谢谢
是的、TX 缓冲区将始终为 0、该空命令无变化、在 16 位模式下、在 SPI DMA 传输期间将发送总共 16 字节 (STATUS + 6 个通道+每 2 个字节 CRC) 空命令。
到目前为止、我们的 SPI 时钟频率为 12.5MHz、之后我们计划将时钟从 25 增加到 40MHz。
请在下面找到原理图、
我们没有为器件提供任何模拟输入、只是检查 MCU 和 ADS131M06 之间的通信。
不安装 SYNC、CS、drdy 和 dout 上的这些上拉电阻器。
实际上、ADS131M06 数据表第 8.5.1.9.1 节中就该窄脉冲提到了这个问题。
因此、毫无疑问、在连续读取期间、如果切换 SYNC/RESET 引脚、则会复位整个器件或仅复位 FIFIO 缓冲器数据。
还有一点、您可能已经知道、在 ADS131M06 数据表寄存器部分中、时钟寄存器复位值应为 0x3F0E、但它给出为 0x7F0E、
此致、
Srinath
“你是我的,你是我的。
您已经知道、我们有两个 ADS131M06、将数据速率设置为 32ksps、将字长设置为 16 位模式、并且每个器件有两个 SYNC/RESET 引脚。
因此、首先我们通过切换 SYNC 引脚来实现 drdy 信号同步。 同步后、我们将进行连续读取、发生的情况是、50%的时间延迟信号在没有窄脉冲的情况下工作、50%的时间将出现窄脉冲、
SPI 速度 25MHz 并并行读取两个器件。
您可以在下图中看到它：
图 1：两个器件之间的 DRDY 信号同步
图 2：没有窄脉冲的 DRDY 信号。
图 3：两个器件上都有具有窄脉冲的 DRDY 信号、
因此、为了使 DRDY 信号同步、我们将同时切换两个器件同步、关闭同步和开启同步之间的时间间隙为 40ns、一旦 drdy 同步、只需进入连续读取。
对于上述窄脉冲问题、根据数据表、我们厌倦了执行同步/复位脉冲来清除内部 FIFO、但同样、它即将到来、您能建议什么是同步脉冲切换时间、以及如何清除这个窄脉冲。
此致、
Srinath
