This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ2700:ADC12DJ2700 参考设计支持和参考材料申请

Guru**** 2797145 points

Other Parts Discussed in Thread: ADC12DJ2700, AFE7950

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1610728/adc12dj2700-adc12dj2700-reference-design-support-and-reference-materials-request

器件型号: ADC12DJ2700
主题中讨论的其他器件: AFE7950

尊敬的 TI:

我目前正在设计使用的系统 ADC12DJ2700 高速 ADC、结合使用 Xilinx Kintex UltraScale FPGA (XCKU085-1FLVA1517I) 。 感谢您就此器件组合的适用性提供技术指导和建议的设计实践。

关键的系统级 ADC 要求如下:

  • 输入频率范围: 0.8GHz 至 6GHz

  • 射频输入数量: 4.

  • 所需的动态范围: 60dB

  • 信号类型: 连续波 (CW) 和脉冲信号

  • 瞬时带宽: 1GHz

 

根据这些要求、我希望您提供以下几点建议:

  1. 器件适用性
    ADC12DJ2700 是否是满足上述性能要求的合适选择?

  2. FPGA 兼容性
    Kintex UltraScale XCKU085-1FLVA1517I 推荐使用 FPGA 连接 ADC12DJ2700(包括 JESD204B/C 带宽,通道数和处理裕度)?

  3. 参考设计和文档
    虽然 AFE7950 等器件的参考设计可用、但我们无法找到 ADC12DJ2700 的等效参考设计。
    您能否分享此器件的任何现有参考设计、评估平台、应用手册或相关文档?

  4. 器件初始化和配置
    与基于 Kintex UltraScale 系列的定制 FPGA 平台配合使用时、建议使用哪种方法来实现 ADC12DJ2700 器件的初始化和配置?

请向我们提供有助于实现此 ADC–FPGA 组合的任何其他应用手册、设计指南或最佳实践。

我已经通过 TI 客户支持中心提出的同一案例、案例号为  CS3192547

感谢您的支持。 我期待着你的指导。

 

此致、
Sivakumar S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Sivakumar:

     输入频率范围为直流 — 8GHz、射频输入数量仅为 2。 您需要其中两个器件来实现 4 个模拟输入。 ADC 能够在双通道模式下以 2.7GHz 的频率进行采样、在单通道模式下以 5.4GHz 的频率进行采样。 相当于 1.35GHz 或 2.7GHz 的 IBW。  

    我并不完全熟悉这款 FPGA、我会仔细检查其通道数+支持的通道速率。 该 ADC 总共有 16 个串行器/解串器通道、支持每通道高达 12.8Gbps 的通道速率。

    我们没有此器件的任何开箱即用 JESD IP。

    对于 ADC 配置、我建议使用 TI.com 上的 ADC GUI。

    谢谢

    Eric

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Eric、

    在了解支持 TI-JESD204 IP 的产品和硬件时、  提到了 ADC12DJ2700。  

    那么、进行 TI-JESD204 IP 参数配置的程序应该是什么?

    正如您提到使用 ADC GUI 进行 ADC 配置、请提供该配置所需的 GUI。

    此外、请建议是否有任何其他 支持该规格的 ADC 选项。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Sivakumar:

    这里应该有一份关于 TI-JESD204 FPGA IP 的在线用户指南、其中详细介绍了如何配置该 IP。 我认为要获得访问权限、您必须首先在 TI.com 上提交申请并获得 IP 批准。

    GUI 可在器件的 EVM 页面上找到。 您可以在 https://www.ti.com/tool/ADC12DJ2700EVM 链接中找到它

    如需了解其他 ADC 建议、请查看 TI 高速 ADC 产品页面 https://www.ti.com/product-category/data-converters/adcs/high-speed/overview.html

    谢谢、

    Eric

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Eric、

    我得到了 EVM GUI。  

    我对通道速率的计算有疑问。

    根据数据表 https://www.ti.com/lit/ds/symlink/adc12dj2700.pdf 、第 62 页的操作模式已如下面的 快照所示

    通道速率= IQ 采样速率* N * M *10/(8*L)

    我们 需要 JMODE3、我们所需的时钟速率是具有 x1 抽取率的 2700MHz。 在这些配置下、我们还可以计算通道速率  

    通道速率= 2700MHz * 12 * 8 * 10/(8*8)= 40500Mbps

    该值高于支持的通道速率 12.8Gbps。

    那么、我们如何通过 时钟速率 2700MHz 和抽取 x1 得出支持值内的通道速率。 我们可以更改 M【转换器数量】的值吗? 寄存器的位数表示为推导值]。

    此外、我们必须使用 16 个通道、但在上面附加的数据表中、我们将其称为 8 个通道。 这是什么意思?

    请为上述问题提供支持。

    此致、

    Sivakumar S.   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Sivakumar:

    每个 jmode 条目都提供了一个串行化因子、您可以使用该因子来计算通道速率。 这是您所示表中的参数 R、R 定义为 R = fbit/fclk。 因此要计算通道速率乘以 R*FS。 因此、对于 JMODE3 在 2.7GHz 频率下、线路速率为 2.7*2 = 5.4Gbps。

    谢谢、

    Eric