Other Parts Discussed in Thread: AFE4404, AFE4404EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： AFE4404
您好：
将 IC 置于硬件断电模式的强制性步骤是什么？
以下是完成该工作的预期步骤：
0.启动 MCU
200ms 睡眠（让 AFE 的电源稳定）
2.将 RESETZ 引脚配置为输出（开漏，RESETZ 线路具有外部上拉 4k7 电阻）
3.将 RESETZ 设置为低电平、持续 40us（25-50us 范围）。
4.将 RESETZ 置于高电平 10ms。
5.将 RESETZ 置于低电平 500us（>200us 范围）。
6.将 RESETZ 置于高电平。
此时、我预计器件会进入 HWPDN 模式。
但这种情况并没有发生。 完成这些步骤后、IC 仍然消耗大约 500µA、并且仍然能够通过 I2C 读取/写入寄存器。
我通过确认在 RESETZ 保持低电平时 I2C 通信失败来验证 RESETZ 线路的连续性。
软件断电按预期运行、电流消耗降至~40uA。
我能够在我的自定义硬件和心率 5 点击 Microe 重现这一点。
我尚未在 AFE4404 EVM 上测试此内容。
我甚至尝试模拟与 AFE4404EVM_FW 工程中实现的代码完全相同的代码。
void AFE4404_RESETZ_Init (void);
void AFE4404_Enable_HWPDN (void);
void AFE4404_Disable_HWPDN (void);
void AFE4404_Trigger_HWReset (void);但仍然没有成功。
- 将 IC 置于硬件断电模式时、您能否分享电流消耗图？
- 在这之前必须做些具体的事情吗？
- 硬件断电模式是否在 AFE4404 EVM 上按预期工作？
- 什么硬件问题可能会阻止进入 HWPDN？
这是硬件原理图。
RST、CLK、MODE、INT、SCL、 SDA 线路直接与 MCU (nRF52840) 连接
