This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5818:AFE5818 与新的 FPGA I/O 电压的 LVDS 兼容性

Guru**** 2837190 points

Other Parts Discussed in Thread: AFE5818

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1631348/afe5818-lvds-compatibility-of-afe5818-with-new-fpga-i-o-voltages

部件号: AFE5818

在我的当前工程中、我一直使用 AFE5818、其 LVDS 接口连接到以 2.5V 电压运行的 FPGA 组

我现在计划迁移到新的 FPGA、其中 I/O 组电压为 1.8V 或 1.5V、具体取决于所选组 (HP 或 XP5IO)

image.png

 

image.png

我从数据表中注意到 AFE5818 中的 LVDS 接口块由 DVDD_1P8 供电。

image.png

我有几个问题:

  1. 将 FPGA I/O 组电压从 2.5V 更改为 1.8V 或 1.5V 是否会影响与 AFE5818 的正确 LVDS 通信?
  2. AFE5818 中的 LVDS 接口是否仅与 LVDS_18 标准兼容、或者它是否也支持其他型号(例如 LVDS_25)?
  3. 在 1.5V 下使用 FPGA 组时、是否需要电平转换器或其他接口调整?

提前感谢您的指导。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Adrian:

    上述所有问题都与 AFE5818 LVDS 输出信号的共模电压和摆幅大小有关。 这必须满足 IO 组的共模电平和摆幅。 有关 IO 组标准的详细信息、请参阅 FPGA 数据表。 对于 AFE、无法更改 LVDS 输出信号电平。 LVDS 输出的共模电平为 1.2V、差分摆幅为 0.75V 至 0.85V。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我明白、这是我的怀疑。 感谢您提供的信息!