Other Parts Discussed in Thread: THS4521, ADS8354
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADS8354
主题中讨论的其他器件： THS4521、
您好、
我们希望将由 THS4521 驱动的 ADS8354 用于我们即将开始的一个项目（类似于 ADS8354 数据表中的典型应用图 — 如下所示）。
电路配置应如下所示：
- ADS8354 使用内部基准配置为±2 x VREF 范围。
- ADS8354 和 THS4521 的 AVDD 由单个 5V 电压源供电。
- THS4521 的 VOCM 引脚由连接到 ADS8454 的 REFIO_x 引脚的缓冲器过驱、以设置 FSR 的中端共模输入电压。
如 ADS8354 数据表的电气特性部分所述（见下文）、似乎合理的是、AVDD 需要至少为 5.0V、而 VREF 设置为最大值 2.5V (REFDAC_x = 1FFh)、以便使用满量程输入范围。
现在、有关该主题的实际问题是：
- 如果不满足最小 AVDD 要求、会发生什么情况？ 假设 AVDD 会降至 4.95V（例如由于固有容差或 5V 电源的负载/线路瞬态）。 是否会“只是“出现最大输入电压范围的削波、或者是否存在任何其他“更严重“的影响、例如增益误差等？
- 能否通过将内部基准电压设置为较低的值（例如，设置为 2.40V）来放宽最小 AVDD 要求、这将导致最小 AVDD 要求仅为 4.80V？ 或者最小 AVDD 是否与实际 VREF 设置无关？
提前感谢您的帮助。
此致、
Sebastian
