This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1646101/dac53202-time-order-for-vref-ramping-compared-with-vdd
器件型号： DAC53202
您好团队：
VREF 引脚显示“此引脚不得在 VDD 之前斜升。“。
该时间是否有特定订单？ （例如，毫秒，nsec）
最好的、 Taketo
尊敬的 Taketo：
没有特定的时序要求。 这是因为在 VDD 之前斜升 VREF 会使电流流经引脚上的 ESD 单元或导致闩锁问题。 这直接取决于 VREF 和 VDD 之间的电压差、因此、只要 VDD 在上电和断电期间保持在高于 VREF 的电压电平、就可以避免这些潜在问题。
此致、
James
