Other Parts Discussed in Thread: ADC3660
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADC3660
尊敬的 TI 团队：
我们正在使用 ADC3660 设计一个系统、并对初始化序列和 REFBUF 引脚配置有疑问。
根据数据表、在初始化阶段、器件需要基于 REFBUF 引脚的高电平/低电平状态的有效采样时钟来执行内部 校准。
在我们的应用中、我们在上电后通过 SPI 将采样时钟配置为单端模式。 但是、在上电/复位周期的一开始（在 FPGA 可以写入 SPI 寄存器之前）、提供给 ADC 的时钟已经是单端时钟。
您能否帮助澄清以下问题：
-
这是否意味着我们必须将 REFBUF 引脚硬接线到低电平、以确保器件正确识别单端时钟并完成内部校准？
-
如果我们将 REFBUF 引脚悬空、这会影响校准结果吗？
谢谢、此致、
