This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1282-SP:通电重置,引脚重置,SPI 重置

Guru**** 1828310 points
Other Parts Discussed in Thread: ADS1282
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1071340/ads1282-sp-power-on-reset-pin-reset-spi-reset

部件号:ADS1282-SP
线程中讨论的其它部件:ADS1282

亲爱的各位,

我对开机重置和硬件重置有一些疑问。

1.数据表报告,加电时,ADC 在 Trst = 2^16/Fclock 后删除内部复位,然后在 TDR = 63/Fdata 后输出第一个数据。
由于 ADC 在 Fdata = 1000SPS 且我的时钟= 4MHz 的 FIR 模式下启动,Trst =~16ms,TDR =~ 64ms。

2.数据表报告,在硬件通过 nReset 针脚循环重置后,TDR =63/Fdata。

我的问题是:

  1. 在情况1中, 可以在 Trst 之后执行任何操作,包括同步,配置或校准 ADC,而无需等待第一个 nDRDY 负边缘(即 TDR)?

  2. 在案例2中, 可以在 Trst 之后执行任何操作,包括同步,配置或校准 ADC,而无需等待第一个 nDRDY 负边缘(即 TDR)?

  3.  ADC 是否会在启动复位或移除引脚复位后立即开始转换,从而在第一个出现 的 nDRDY 负边缘上检索转换的数据?

  4. 在向 ADC 发送命令或检索转换数据之前,加电复位或插针复位是否需要 SPI 复位?
    数据表显示,SPI 通过保持 SCLK 低位64 nDRDY 来重置。 这是否意味着 Tspi_rst = 64/Fdata? (重置删除后将为64毫秒)。

我会提前感谢你。

丹尼埃尔

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Daniele,您好!

    1. 是的,您可以在释放内部重置后立即与设备通信。 但是,由于没有可视指示何时发生这种情况,我建议 添加一些延迟时间,以确保 耗材已稳定且2^16/fCLK 计时器已过期。 您可能还希望在启动期间重新读取已知的非零或非“FF”寄存器值,以检查返回的值是否符合您的预期,这将表明设备处于活动状态并准备好进行通信。

    2. 硬件重置或 SPI 命令重置后,我将至少等待4/fCLK 时间,然后再发出另一个命令,因为设备通常需要一到两个时钟周期才能完成重置。 如果您不想切断 AVDD,AVSS 或 DVDD 的电源,则无需等待 tRST (即 2^16/fCLK)。

    3. 在开机期间, 重置设备后或退出待机模式后释放内部重置后,设备将自动开始转换。 每当设备从同步启动或重新启动时 ,第一次转换 总是需要更长时间,因为数字滤波 器必须完成多个(内部)转换才能使数字滤波器稳定(例如,数据必须传播到所有数字滤波器分路器,然后才能获得稳定的结果)。 ADS1282通过将/DRDY 保持在高位直至数字滤波器稳定,“屏蔽”这些内部转换,但第一个/DRDY 下降边缘表示已确定数据可用。

      唯一的例外是...
      A)如果数字滤波器先前已稳定,并且在转换过程中输入的步进发生了较大变化。 在这种情况下,除非您发出 SYNC 命令重置数字滤波并重新启动转换,否则 ADS1282将继续以预期的数据速率提供转换结果,然后您可以在滤波器稳定时观察中间转换结果。
      b)在连续同步模式下,如果由于同步时钟与 fCLK 不同步,ADS1282重新同步,则 /DRDY 将继续以预期的数据速率进行脉冲, 但是,您将读取所有的零,直到筛选器稳定(这是为了在多个 ADS124-12同步采样并独立重新同步时保持数据样本对齐)。

    4. 请参阅我对您的其他 E2E 问题的答复: https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1071347/ads1282-sp-power-on-sequence。 只有在允许 SCLK 信号浮动的情况下(例如,在加电过程中,如果您的控制器也在与 ADS1282同时加电),才需要重置 SPI 接口。

    如果您还有任何问题,请告诉我。

    此致,
    克里斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,克里斯托弗,

    现在我还有另一个问题:

    在 使用模拟电源重新启动 ADC 后,ADC_clock 能否在 AVDD/AVSS 电源循环期间继续运行而不会导致意外/意外行为?

    此致,

    丹尼埃尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Daniele,您好!

    我认为是这样...当设备保持内部复位时,很可能时钟信号会被内部门控。 CLK 引脚也是数字输入,因此任何 ESD 二极管都将参考 DVDD/DGND。

    此致,
    克里斯