[参考译文] ADC12J2700：JESD204B 光链路

阿兰

您是否对 ADC12J2700 ADC 感兴趣，因为它位于此帖子的标题中？ 该 EVM 与 TSW14J57EVM 一起提供，该 EVM 将用于捕获来自此 JESD204B ADC 的数据。 我们还有许多其他 JESD204B/C ADC 可供选择。 我们有多个可用的 DAC (DAC38J84EVM，DAC38RF82EVM)使用 JESD204B，并将使用 TSW14J57EVM 为 DAC 提供测试模式。 所有主板都随附 GUI，可以开箱即用。

您似乎正在尝试使用某种光学设置进行环回测试，对吗？

此致，

吉姆   

嗨，Jim，

我的问题如下：

我有一些脉冲是某些检测事件的结果。 我需要将特定时间是否存在脉搏数字化，并通过光纤互连发送此信息。 此信息用于设置交换机结构的路径。 这些脉冲列车可能有几个信号源。 因此，我想将这些内容映射和帧并序列化到 JESD204B 链路上。

我确实看到每个 ADC 的输出位都可以映射，框架，编码和序列化，但我可能不需要映射 ADC 位 ，而是映射脉冲的缺失或存在(使用具有设定阈值的比较器进行数字化？)。

为了进行演示，我可以使用 ADC12J2700 ADC，它将映射和构建 ADC 位(+控件和尾部位)，对它们进行编码和序列化。 是这样吗？ 它是自动执行此操作，还是可以配置映射的位？ 模拟脉冲的缺失或存在能否使用该 ADC12J2700设备映射到 JESD204B 链路？

你说有一个 DAC 可以恢复这些位吗？

ADC 可以拾取的脉冲的最小振幅和宽度是多少？ 我是否从 JESD204B TX 中获取 LVDS (800mVpp)？ 我想用它驱动一个光学调制器。

作为第一步，我认为我需要放大脉冲并将其数字化，这将让我看到或不存在脉冲，我可以在范围上观察脉冲，并与脉冲列车的预处理进行比较。 你有什么可以建议我这样做的吗？ 输出将驱动光学调制器。

脉冲链--> ADC -->比较器/阈值-->脉冲存在或不存在--> JESD204B TX-->光学调制器-->光学接收器--> JESD204B RX-->脉冲存在或不存在-->驱动/设置交换机路径

谢谢+问候，

你好 Rob，

是的，FPGA 开发套件可能起作用，但我认为这需要一些开发来驱动光纤模块 EVB？ 我正在寻找一种可以用来驱动光纤模块 EVB 的设备。  

我可能在没有 JESD204B 的情况下启动，放大脉冲导轨，并尝试驱动光纤 EVB 的输入。 为此，我可能需要一些我拥有的放大器和一个具有设定阈值的比较器，这些阈值可以为我提供轨对轨输出。 第二步将介绍 JESD204B，其中使用 ADC (以及 RX 上的 DAC)以及映射，编码和序列化(以及 RX 端的相反)功能。 Jim 提到的部件号如何用于我的应用？ 如何使其尽可能发挥即插即用功能？

我是否可以简单地将放大脉冲导轨送入 ADC/DAC EVB，并在 JESD204B TX 和 RX 之间插入链路？

谢谢，

阿兰

阿兰

所附文件是否与您尝试测试的内容类似？ 这是几年前我们的一名前工程师做的演示。

此致，

吉姆

e2e.ti.com/.../JESD204B-over-Optical.ppt

我的意思是：如果没有额外的链接，可以完成同步

阿兰

您能否创建与我发送的内容类似的方框图？ 这将帮助我们为您提供解决方案。

此致，

吉姆

嗨，吉姆，我有一班豆类列车(顶部蓝色箭头)，我想恢复同一班列车 (比较并检查错误率。在 TX PHY 层之后，我想以电子方式驱动光纤模块 EVB，并在 EVB 上使用光环回光纤 RX，并使用 EVB RX 的输出驱动 JESD204B PHY。

阿兰

您应该能够使用我们的 ADC 和 DAC JESD EVM 之一来实现此目的。 棘手的部分是通过链路获取同步信号，因为这是一个直流信号。 我们的演示使用低成本 FPGA 对同步进行编码，使用8b/10b 进行编码，然后使用另一个低成本 FPGA 在链路的另一端进行解码。 所有其它 JESD204系列信号，时钟和 SYSREF 直接馈入 Avago 光纤链路。 这确实需要定制的 TI 主板，包括光纤模块，电源，FPGA 和 FMC 连接器。 遗憾的是，该主板不可用，但如果有兴趣，可以使用设计文件。

如果将脉冲链输入 ADC，则应在 DAC 的输出处看到脉冲链。  

此致，

吉姆

谢谢吉姆。 该电路板是否还包括时钟发生器，或者该时钟发生器是否位于 ADC/DAC JESD EVM 上？ 我需要同步从 JESD TX 传输到 RX 和 Serdes 信号，但为什么我需要查找光纤模块的时钟和 SYSREF，特别是当时钟发生器位于 EVM 上时？

通过同步后，为什么需要 FPGA？ 该同步是否不会在 EVM 上进行编码/解码？

(笑声)

为什么我需要 将时钟和 SYSREF 传递到光纤模块，特别是当时钟发生器位于 EVM 上时？

我的错误。 仍在从从事这项工作的前工程师那里获得信息。 时钟未通过光纤，但 SYSREF 用作计时参考。 接收端的 LMK 被置于0延迟模式，以生成相位对齐的 SYSREF (相对于通过光纤发送的 SYSREF 的已知相位)以及设备时钟。 因此，由于设备时钟是由 SYSREF 生成的，因此实际上没有通过光纤发送任何设备时钟。

 TLK3101是用于获得光纤同步信号的8B/10B 收发器。  

嗨，Jim，

我指的是我发出的方框图。

SYSREF 由 EVM 上的时钟发生器生成。 那么这是通过单独的光纤传输到 JESD204B RX 的吗？ 同步在通过 TLK3101收发器后被另一根光纤传输？

您能给我一个方框图/示意图吗？

谢谢。

阿兰

这是我的理解。 随附了两块主板的原理图，这些主板与 ADC 和 DAC 主板以及 FPGA 模式发生器/数据采集卡(TSW14J56EVM)一起使用。

此致，

吉姆

e2e.ti.com/.../OPTICAL_5F00_ADC_5F00_DAC_2D00_SCH_5F00_A.pdfe2e.ti.com/.../OPTICAL_5F00_FPGA_2D00_SCH_5F00_A.pdf

嗨，Jim，

是否有显示 EVM 与光纤板之间连接的示意图？

因此，光纤 TX 和 RX 板上的通道10和11用于传递 同步和 SYSREF？ 处理同步的 TLK3101在哪里？ TSW14J56EVM 上是否有此问题？ 那么其他10个通道将通过8B10B 的输出？ 串行光纤链路没有如上图所示的序列化(数据序列化)？   

阿兰

我没有参与这一项目，而是离开了我们的团队的工程师。 我几乎给了你一切我能做的。 我可以告诉大家，TLK3101仅用于解码同步。  在光学 ADC/DAC 板上，同步将从 DAC 和 ADC 切至板载 TLK3101，两个同步的输出将分别切至光纤模块的 CH8。 据我所知，添加了几个 SMA 作为备件。  

在光学 FPGA 板上，SYNC 必须使用方框图中所示的外部 TLK3101板，因为这些部件不在该板上。  

此致，

吉姆

很抱歉，我在这里有点困惑...那么 JESD TX --> JESD RX 在一个光纤上运行了吗？ 你用另一种纤维朝着相反方向发展？ 同步正在进行平行光学的 CH8？ SYSREF 在单独的光纤上的位置也是什么？ 其他纤维的用途是什么？

在您给我发送的电源中，SYSREF 和 SYNC 连接在哪里？ LMK04828EVM 的作用是什么？ 是 SYSREF 和设备 CLK 输出的结果吗？ 是否直接连接到其中一个光学模块输入？

阿莱恩，

这是我在查看示意图时的最佳猜测。 我可能弄错了。 我没有此演示的经验。 由于 ADC 和 DAC 板有自己的 LMK 设备，我猜测结构图左侧的 LMK 会向 ADC 和 DAC LMK 以及结构图右侧的 LMK 发送参考信号。 这将允许同步所有 LMK。 右侧的 LMK 为两块没有 LMK 部件的 TSW14J56EVM 板提供设备时钟和 SYSREF。  

我将看到我是否可以获得有关此设置的更多信息。

此致，

吉姆