您好，
我已经准备了一个带有DDC118的原型，我能够正确地读出它。
我使用的是CLK = 4 MHz，DCLK = 4 MHz。
当我在DOUT上读取数据时，这是有意义的，但它仅对应4个信道。 我可能在配置或DOUT解释中遗漏了一些内容，但在数据表中，我找不到任何方法来实际禁用4个通道。
我附上了示波器的屏幕截图，其中C1上显示DCLK，C2上显示DOUT。
dout应该是一个80位的流(格式很高)，4 MHz时钟应该是40 us。 然而，所有的溪流只有20我们长。 此外，数据对4个通道有意义。
有什么建议？
谢谢，此致，
尼古拉
您好，Praveen，感谢您的关注！
您可以在此处看到2个屏幕截图：
通道1：DCLK
CH2：dout
CH3：DVALID
CH4：转换
第二幅图像只是时间缩放。
这些信号是在test=high和no pulse的情况下采集的，因此由于前导零，很容易看到4个通道。
请注意，CONV和DCLK之间存在延迟，我将其作为调试的一部分引入，只有1克延迟，没有差异。
同样，DCLK在DOUT完成传输后保持一段时间，但当一切正常时，我会减少这种情况。
PS：芯片上的标记是DDC118，TI OBZ，F6L4。 我的第一个疑问是它是一个被误解的DDC114，但它看起来工作通道是5，6，7和8，所以引脚不对应。
感谢您的帮助！
尼古拉
您好，Praveen：
1.我尝试过两种极长的积分时间(~10 ms)到极短的积分时间(~10 us)来测试连续和非连续模式，但结果相同。 我在输出流中有明显不同的值，但总是针对4个通道。
2.我试过3台设备，同一个故事。 但是，这些是连续的芯片(从DigiKey购买)，因此它们可能存在相同的缺陷。
3.在~20之后，DOUT上没有任何活动，即使用手指触摸输入：在其他4个通道上，这会产生大量噪音(显然)。
4.很难辨别5V线路，因为Vref电路在同一线路上(参见原理图)。 我读到的是：
3.3V (DVDD) 40mA
5V (AVDD) 140mA (3.3V未应用时)，170mA (3.3V应用时)
5.这是一个原型板，所以基本上我只是将数字IO路由到FPGA，而模拟输入是同轴连接器。
6：我有一个复位引脚，这是一个开关，我在通电后手动打开。 CLK始终存在，但我将在重置后测试是否启用时钟。
我所说的"引脚不对应"是：DDC114的引脚与DDC118相同，但连接的输入为1，2，3，4。 我看到了5，6，7，8上的活动。 这不包括(我认为)芯片标签中的混合。
非常感谢您努力理解这一点！
尼古拉
