对于新设计,我们希望了解ADC ADS131A04是否适合我们的设计。
我们希望在此设计中采样32或64个通道。 通道必须同时采样。
现在,我在数据表中看到,四个通道同时进行单个ADC采样,非常完美。 但如何在一个链中使用多个ADC来完成此任务。
我看到有人坚持通过DRDY行可以同步数字滤波器,但同时或同步采样不同的ADC吗? 那么,是否在同一时钟脉冲上开始采样,或者仅重新设置数字滤波器?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
对于新设计,我们希望了解ADC ADS131A04是否适合我们的设计。
我们希望在此设计中采样32或64个通道。 通道必须同时采样。
现在,我在数据表中看到,四个通道同时进行单个ADC采样,非常完美。 但如何在一个链中使用多个ADC来完成此任务。
我看到有人坚持通过DRDY行可以同步数字滤波器,但同时或同步采样不同的ADC吗? 那么,是否在同一时钟脉冲上开始采样,或者仅重新设置数字滤波器?
您好,Brian,
感谢您的回复。 听起来我们可以将此设备用于我们的项目。
由于此ADC是我们系统的核心,因此我们希望100 % 确保我们正确理解它。
请参阅随附的照片了解插图。
我们使用图103 (10.1 .3.3 部分)中所述的设置,输入SCLK为2 MHz。 在每个ADC中,这被划分为1MHz (ADC1和ADC2在两个不同的封装中)。 所有ADC似乎都是在闪存模块的上升边缘采集样本。
我们看到可能发生的情况是ADC1的闪存模块边缘的上升是一个SCLK周期,它与ADC2的闪存模块上升边缘不同。 当两个ADC在其上升沿上采集样本时,采样力矩不相等(延迟 ½ μ s周期,1MHz:½ μ s)。
我们认为,当每个ADC在链中配置并开始自动采样时,ADC的内部时钟分配器可能会导致不同的闪存模块。
我们需要知道的是,共享DRDY (如图103所示)是否会导致重置所有闪存模块时钟以使上升边缘对齐。 因此,ADC1和ADC2针对闪存模块时钟同时进行采样。
感谢你的帮助。
此致,
罗伊
您好Brian:
我代表我的同事Roy回复您。
关于你的答复:
感谢您的帮助!
此致,
弗兰克和罗伊