This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的技术支持团队:
我有关于ADC1175-50CIMTX/NOPB的问题。
我想使用具有FPGA的3.3V数字接口。
数据表第17页显示如下。
1)
是否可以在DVDD 11引脚提供3.3V电压的情况下使用3.3V数字接口?
例如,
DVDD 11引脚:3.3V
DVDD 13引脚:5V
2)
如果可以使用3.3V接口,您是否提供了具有3.3V电压的VOH/VOL/VIH/VIL规格?
数据表仅显示5V电源。
3)
引脚11的电位不得超过引脚13电位0.5伏。
以下电源顺序是否正确?
通电:5V (13针)⇒3.3V (11针)
关闭电源:3.3V (11针)⇒5V (13针)
4)
数据表第2页"结构图"显示了用于ADC输出驱动器的DVDD 11引脚电源。
但下面的描述说:"引脚13仅用于为ADC输出驱动器提供电源"
哪一项是正确的?
----------------
针脚11和13都标记为DVDD。 引脚11是ADC数字内核的供应点,其中引脚13是
仅用于为ADC输出驱动器提供电源。 因此,引脚11可能连接到电压源
这低于AVDD和DVDD使用的+5V电压,以便于连接到低压设备。 引脚11不应
超过针脚13电位0.5伏以上。
----------------
此致,
TTD
您好,TTD
ADC1175-50数据表引脚描述表指出引脚11和引脚13都是DVDD引脚,应处于相同的电压。 。
较慢的ADC1175 (20MSPS最大采样速率)确实允许引脚11上的电压较低,我相信在开发较高速度的器件时,ADC1175-50数据表中错误地保留了其中一些措辞。 要在50 MHz时钟速率下实现所需的器件性能,-50器件的输出驱动器必须以与其它数字部分相同的+5V电平提供。
如果您需要将ADC输出数据总线连接到3.3V FPGA插槽,我建议使用电平转换器件(如SN74LVC8T245)来执行从5V到3.3V逻辑电平的电压转换。 这样做还有助于将ADC CMOS数据输出驱动器上的电容负载降至最低。
我希望这会有帮助。
此致,
Jim B
您好,TTD
只要该插槽的最小输出电压>=2.0V,这2个输入就可以接受来自3.3V FPGA插槽的信号。
对于CLK,如果RMS抖动大于约25ps,ADC的性能将受到影响。 如果来自FPGA的CLK信号的抖动程度超过此值,我建议添加专用时钟振荡器。 如果您不确定是否需要此选项,您可以将此选项作为装配体选项包括在内。
此致,
Jim B