• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 346 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF45：新ADC32RFxxEVM GUI引起的通道间信号时间偏移

admin
Guru**** 2535150 points
Other Parts Discussed in Thread: ADC32RF45EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/576859/adc32rf45-inter-channel-signal-time-offset-caused-by-new-adc32rfxxevm-gui

部件号：ADC32RF45

您好，

我正在脉冲调制模式下使用SMA100A信号发生器运行测试。 我有一个微型电路分离器，它将SIG gens输出分成ADC32RF45EVM的通道A和通道B。

我使用具有以下参数的旧GUI (ADC32RFxxEVM_revD_GUI)设置ADC和LMK时钟芯片

  • FS = 2949.12MSps
  • DDC设置为4X十进制IQ
  • DDC频率设置为0

信号发生器设置为：

  • 20MHz脉冲调制0dBm

然后，我捕获并绘制一组样本。 如下所示。

第一个图是第一个ADC通道的IQ，第二个图是第二个ADC通道的IQ。 [免责声明：时标以示例表示，而不是以秒表示。 我忘记更改标题]  

我使用新的GUI (ADC32RFxx EVM GUI)重复完全相同的测试，以设置ADC和时钟。

在这种情况下，图解(如下所示)包含通道A和B之间的时间偏移

如果您对此有任何反馈或想法，我将不胜感激。

此致，

马修·布里奇

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    请问EVM的版本是什么？  当前库存中的EVM是安装了生产硅片的E版电路板。   EVM的先前版本安装了预生产硅片。

    revD SPI GUI附带的配置文件是为预生产芯片创建的。   最新的SPI GUI具有用于生产芯片的配置文件，并带有一个名为预生产芯片的文件夹，其中包含以前随revD GUI提供的配置文件。   

    SPI GUI基础代码已有一些更改，因此在将旧GUI中的配置文件与新版本的GUI一起使用时可能会出现一些问题，除非对cfg文件进行了编辑以考虑这些更改。  使用该GUI的安装程序附带的cfg文件是可以的-例如，在运行revD GUI时使用revD GUI附带的cfg文件，在运行新GUI时使用新GUI附带的cfg文件。    在某些情况下，将的文件从旧版本复制到新版本可能会出现问题。  

    我可以要求查看您在这两种情况下使用的配置文件吗？  我没有看到您所显示的来自通道A和来自通道B的数据之间的延迟不匹配。  我看到两个通道保持一致-使用新的GUI和新的配置文件。   

    这种不匹配的另一个可能的原因是，FPGA中JESD204b IP的发布点在两个通道的一个LMFC周期下脱落，导致FPGA缓冲区释放数据歪斜。   在您的系统中-您的SYSREF频率是多少？两个通道之间的偏差是否恰好是一个SYSREF周期的概率？   虽然我不知道为什么我们的cfg文件中会出现导致FPGA出现问题的内容。   但如果您看到的偏差确实是一个SYSREF周期，这可能是一个线索。

    此致，

    Richard P.