This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/573775/adc08060-data-valid-position-related-to-clock-edge
你好
在adc0.806万 (adc1175，ads831等)数据表中提到，输出数据在时钟上升边缘之后才有效，是否意味着读取时钟上升边缘的数据？(或者，读取高时钟级别的数据？)
时钟下降边缘的输出数据的状态是什么？ 以前的数据在下降边是否有效？
谢谢。
阿塞克
我们正在研究这一问题。
此致，
Jim
您好，Aseok
ADC0.806万输出数据在CLK上升沿之后更新TOD。 TOD的数据表规格为典型值8.2ns和最大值12 ns。 典型的Toh值为4.2 ns，但未指定最小值或最大值。
如果CLK处于60 MHz的最大频率，则其周期为16.67ns。 因此，对于典型的TOD，新数据将在8.2ns之后提供，或者如果CLK占空比为50 % ，则在CLK的下降边缘附近提供。
考虑到这种定时关系，使用CLK的上升沿将数据锁定到接收逻辑设备是合适的。 如果CLK明显低于60 MHz，则可以使用CLK的负边缘来捕获数据。
如果可能，逻辑设备应使用内部时钟延迟/控制元件对捕获边缘进行一些调整。 如有必要，可使用此选项来微调捕获事件。
Jim B
