[参考译文] HSMC-ADC-bridge：ADS5463 EVM + TI HSMC/ADC转换器的数据采集参考VHDL代码

您好，

HSMC_ADC_BRIDGE卡的用途是允许将我们的许多ADC EVM直接连接到各种FPGA开发平台，以便您可以直接在FPGA上开发您的设计。    在设计桥接卡时，Altera的一位人员实际上选择了HSMC连接器中的连接器引脚，我们应该将ADC的各种信号路由到， 考虑诸如将LVDS时钟信号传输到具有时钟功能的IO以及将数据对传输到具有LVDS功能的输入等事项。   我们没有可在FPGA平台上运行的示例FPGA代码。   您必须考虑ADC EVM的原理图和桥接卡的原理图，以查看哪些信号连接到FPGA的哪些引脚，并相应地开发引脚约束文件。

桥接卡允许我们的各种高速ADC EVM连接到Altera平台，其中许多EVM都有一个SPI端口接入ADC以配置ADC中的寄存器。  ADS5463在ADC内没有任何可编程寄存器，因此没有 SPI端口。  因此，通过桥接卡的SPI信号在  EVM上没有任何用处。

一旦您跟踪信号路径以查看LVDS时钟和数据信号如何连接到FPGA，并且您获得相应的引脚约束文件设置，您就可以使用来自ADC的时钟信号(名为Dry for data ready) 以DDR双数据速率方式将数据锁定到FPGA。  即，时钟信号的上升和下降边缘都用于锁定来自ADC的数据。  TSW1400EVM的网站上提供了基于Altera的TSW1400捕获卡的Verilog代码，以供参考。   

与ADS5463 EVM相关的另一个细节是LVDS时钟信号与数据位转换*边缘对齐*，通常称为源同步时钟。   这意味着在将时钟信号延迟大约90度之前，*不*存在数据位的有效设置和保持时间窗口。   将时钟信号延迟大约四分之一个时钟周期后，时钟边缘将位于数据位的中心，然后您将拥有围绕时钟边缘的数据设置/保持时间。   通常，FPGA中的PLL用于将时钟信号延迟90度，然后再使用它来锁定DDR数据位。

此致，

Richard P.

非常感谢您提供的信息反馈