This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J84:如何处理SYSREF时钟

Guru**** 2577385 points
Other Parts Discussed in Thread: DAC39J84

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/582841/dac39j84-how-to-deal-with-sysref-clock

部件号:DAC39J84
在“线程: LMK0.4828万”中讨论的其它部件

大家好,在使用DAC39J84时,我对SYSREF时钟有一些问题,有些问题真的困扰着我。我希望您能帮助我或给我一些建议。

我 使用LMK0.4828万b作为时钟源来生成设备时钟和sysref时钟,问题如下:

1.如果我选择连续SYSREF模式,我是否必须将寄存器92配置为使用所有sysref脉冲? 或者我可以提供连续的sysref模式,并在配置92中选择使用一个或两个脉冲或其他选项?

2.链接建立后,我必须关闭sysref连续时钟吗?  

3.如何控制sysref时钟的生成或关闭? 通过LMK0.4828万的引脚SYEREF_REQ?

希望您能提供帮助

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    一个,

    1.不可以。您可以选择其他选项。 我们使用110 =跳过两个SYSREF脉冲,然后在设置中使用所有脉冲。

    2.不能。但保持打开可能会增加脉冲,因此我们更喜欢使用脉冲模式,而不是连续模式。

    3.如果您使用脉冲模式,您可以在发生脉冲时请求。 这是推荐的方法。 另一个选项是,如果 接口是直流耦合的,则只关闭驱动到DAC的SYSREF输入的输出。 如果接口是交流耦合的,则不建议使用此选项,因为您可能会收到错误的触发器。

    此致,

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jim,
    感谢您的回复。 我正在一个项目上使用DAC39J84,该项目旨在生成调频信号。 FPGA系列是Xilinx的XC7VX690T。

    我会尝试你给我的建议。 我从DAC39J84的数据表中了解到,SYSREF时钟是在步骤14中生成的,是否可以与在步骤4中生成DACCLK同时生成? 这是一个严格的秩序吗?

    此致,

    一个