我使用DAC38J84和ZYNQ7045来实现我的设计
在原理图上，DAC38J84和ZYNQ7045之间有4通道连接，我计划仅使用通道A输出波形，通道A使用lane0和lan1进行数据传输
Xilinx JESP-IP内核和DAC38J84均配置为LMF =841，信道速率为6.3.5904万 GHz，
DAC38J84 DACLKK：1.2.7181万GHz
DAC38J84 SYSREF：15.89.7625万MHz
有关配置参数，请参见附录。
e2e.ti.com/.../DAC38J84_5F00_REG_5F00_CFG_2800_jack_2D00_170320_2900_.txt</s>17.032万 2900
现在的问题是通道A输出波形异常，示波器上看到的是671mV的直流电压。
CGS相位正常，这是与Vivado ILA (内部逻辑分析)的同步信号
DAC38J84状态寄存器的读数如下：
＊＊＊＊＊＊＊＊＊＊＊＊＊
DAC_ALARM_REG_0x41值为0x0000
DAC_ALARM_REG_0x42值为0x0000
DAC_ALARM_REG_0x43值为0x0000
DAC_ALARM_REG_0x44值为0x0000
DAC_ALARM_REG_0x64值为0x0000
DAC_ALARM_REG_0x65值为0x0000
DAC_ALARM_REG_0x66值为0x0000
DAC_ALARM_REG_0x67值为0x0000
DAC_ALARM_REG_0x68值为0x0003
DAC_ALARM_REG_0x69值为0x0003
DAC_ALARM_REG_0x6A值为0x0003
DAC_ALARM_REG_0x6B值为0x0003
DAC_ALARM_REG_0x6C值为0xC003
DAC_ALARM_REG_0x6D值为0x0000
＊＊＊＊＊＊＊＊＊＊＊＊＊
从以上信息可以知道，dac38j84 SerDes PLL工作正常，lane0- lane3上没有错误，但通过数据表，0x6c为0xC003：
在lane3和lane2中发现了SYSREF错误。
我陷入了这个问题，现在如何继续？
问题1：JESD配置为LMF = 841，但有任何4通道连接，JESD是否工作正常？e2e.ti.com/.../2870.Xilinx-JESD_5F00_IP_5F00_CORE_5F00_CFG_2800_jack_2D00_170320_2900_.txt</s>2800 17.032万2900
