我正在进行一个具有挑战性的项目,我们计划在基带中产生大约间隔1MHz的500声调,然后使用复杂乘法器将它们向上转换为使用板载NCO的中间频率。 我的数据速率将是625 MHz,4倍内插使我们在输出上达到2500 MHz的DAC速率。 我在评估板上做得非常好。
但是,我们现在正在检查单音的一些结果,并注意到某些失真产品比单音升转换的预期值(-55 dBc)高。 例如,如果我有一个大约1 MHz的边带(使用HSDCpro生成), 我得到了一些假象,如附图所示。
这种情况下的设置是:FS/4使用内部时钟时的粗混音器,614.4 MHz使用内部数据速率,DAC时钟为2457.6 MHz。
我认为这可能与数学运算的方式有关,当将两个16位数字相乘时,只有16位输出。 我想我的问题是,这只是试图以这种方式使用零件时的固有问题,还是我漏掉了一些技巧? 谢谢Dan Van Winkle
这将在614.4 MHz下产生以下输出频谱:



