请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC38J84 主题中讨论的其他部件：LMK0.4828万，
在DAC38J84上，我们有一个应用程序需要内插内部PLL计时的数据。 我们使用的是配置与评估板类似的3方电路板(具有LMK0.4828万)。
我已经使用“快速启动”选项卡查看了从DAC3XJ8X GUI程序生成的寄存器设置，以了解不同的插值设置，并看到该程序使用小数更改了LMK0.4828万寄存器0x108上的时钟输出小数因子，而不使用的内部PLL DAC38J84。
此外，该程序还会更改DAC38J84上的寄存器0x00，0x25和0x3B (SerDes和JESD时钟的插值和除法)。
但是，我希望通过对内部PLL计时而不是增加输入时钟频率来实现更高的速率？
我们在基带中成功地生成320 MHz的波形(例如)，并且还通过以2或4采样速度从LMK中为DAC计时来成功生成内插信号。
我们还可以在启用PLL的情况下成功生成波形，并且输出时钟与输出时钟相同。
但是，当我们启用具有相同插值设置的2或4比率的PLL时，将不会获得输出。
在执行此操作时，我们读回来，车道偏离(Reg 7)从3 (插值=1时)更改为0。
PLL调谐通过读回寄存器0x31来验证，我们已根据插值相应地更改寄存器0x25和0x3B。 (PLL时钟比2 @320 MHz：M=4，N=2，P=8，VCO_TUNE=44，H波段VCO)
我们是否误解了某些东西？
此致
Stig
