请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS42LB69 主题中讨论的其他部件：TSW1400EVM，
您好，
我们开始测试ADC到FPGA接口的输出，并观察到以下情况：
1) ADC配置为发送所有1和0，FPGA可正确读取它们。
2)然后我们尝试了交替模式(寄存器值0x33)，但我们得到了交替0xFFFF和0x0000 (正在进行某些数据重新调整)
3)我们尝试了校直模式(0xAAAA)，而不是收到0x5555
4) 8点正弦波：正在接收周期8的周期值，但所有值都不正确。
问题是我们没有获得正确的数据，因此存在一些数据对齐问题。
我们认为没有噪音/时间问题，因为数字不会随时间而变化(我们一次以1024个字的快照获取数据)，并且已执行多次运行
我们正在将其连接到Xilinx 7 FPGA，FPGA内部的信号流如下所示：
1)数据先进入IBUFDS，然后进入IDDR (我们尝试了IDDR的不同配置(对边，同边和同边，同边)，结果相似(所有配置都给出了错误的值)
2)时钟先进入IBUFDS，然后进入IBUFG (ADC_bit_clk_bufds_bufg用作IDDR的时钟源)
数据位时钟已受到计时限制。
ADC的寄存器配置为：
硬重置IC，然后，
1)将0x01写入0x15 (启用DDR模式)
2) 0x03至0x0F (设置ADC以发送测试模式数据)
我们是否在寄存器设置中遗漏了任何内容？
感谢您抽出宝贵时间帮助我们，
此致，
SM
